對(duì)于集成電路IC2來(lái)說(shuō)相當(dāng)于在IC1傳遞給它的電壓信號(hào)σs上又疊加了一個(gè)干擾信號(hào)ycM。這樣,IC2實(shí)際上接受到的信號(hào)為σs十r/cM,這就是干擾。 K5N5629ATB-BQ12干擾電壓的大小不但與共模瞬態(tài)干擾的電流大小有關(guān),還與地阻抗z岬的大小有關(guān)。當(dāng)干擾電流一定時(shí),干擾電壓σcM的大小由z。Ⅴ決定。也就是說(shuō),PCB中的地線或地平面阻抗與電路的瞬態(tài)抗干擾能力有直接關(guān)系。例如,一個(gè)完整(無(wú)過(guò)孔、無(wú)裂縫)的地平面,在100MHz的頻率時(shí),只有3.7mΩ的阻抗。即使有100A的瞬態(tài)電流流過(guò)3,7mΩ的阻抗,也只會(huì)產(chǎn)生0.37Ⅴ的壓降,這對(duì)于3.3Ⅴ的TTL電平的電路來(lái)說(shuō),是可以承受的,因?yàn)?.3Ⅴ的TTL電平總是要在0.8Ⅴ以上的電壓下才會(huì)發(fā)生邏輯轉(zhuǎn)換,這已經(jīng)是具有相當(dāng)?shù)目垢蓴_能力了。又如,流過(guò)電快速瞬變脈沖群干擾的地平面存在1cm的裂縫,那么這個(gè)裂縫將會(huì)有1nH的電感,這樣當(dāng)有100A的電快速瞬變脈沖群共模電流流過(guò)時(shí),產(chǎn)生的壓降:

    y=|L×dr/dr|=1nH×100A/s ns=20Ⅴ

    ⒛Ⅴ的壓降對(duì)3.3Ⅴ電平的T兒電路來(lái)說(shuō)是非常危險(xiǎn)的,可見(jiàn)PCB中地阻抗對(duì)抗干擾能力的重要性。實(shí)踐證明,對(duì)于3.3Ⅴ的T⒒電平邏輯電路來(lái)說(shuō),共模干擾電流在地平面上的壓降小于0.4Ⅴ時(shí)將是安全的;如果大于2.0Ⅴ將是危險(xiǎn)的。對(duì)于2.5Ⅴ的T⒒電平邏輯電路,這些電壓將會(huì)更低一點(diǎn),從這個(gè)意識(shí)上,3.3Ⅴ叨L電平的電路比2.5Ⅴ電平的T幾電路具有更高的抗干擾能力。

    對(duì)于差分傳輸信號(hào),當(dāng)共模電流fcM流過(guò)地平面時(shí),必然會(huì)在地平面的阻抗zOv兩端產(chǎn)生壓降。當(dāng)共模電流rcM一定時(shí),地平面阻抗越大,壓降越大。像單端信號(hào)被干擾的原理一樣,這個(gè)壓降猶如施加在差分線的一根信號(hào)線與參考地之間,即圖1.39中所示的σcMI、σcM2、〃c陰、σcM。由于差分線對(duì)的一根線與參考地之間的阻抗z,、z2,接收器與發(fā)送器的輸入/輸出阻抗zs灬zs2,總是不一樣的(由于寄生參考的影響,實(shí)際布線中不可能做到兩根差分線對(duì)的對(duì)地阻抗一樣),從而造成σcMl、σc屺、σc潞、σcM的值也不相等,差異部分即轉(zhuǎn)化為差模干擾電壓σ山Ⅱ,對(duì)差分信號(hào)電路產(chǎn)生干擾。可見(jiàn),對(duì)于差分電路來(lái)說(shuō),地平面的阻抗也同樣重要。同時(shí),PCB布線時(shí),保證差分線對(duì)的各種寄生參數(shù)平衡一致也很重要。