在PCB圖中,芯片的下面是一塊電源平面,在電源平面的左邊和右邊分別接了0.1uF的去耦電容和10uF的濾波電容,然后經(jīng)過磁珠FB5送到芯片的電源引腳Ⅴcc,分別是芯片的4、8、15腳和⒛腳。

   高速時鐘驅(qū)動芯片的負載通常較重,在輸出時鐘沿跳變處,芯片電源輸人電流會快速大幅度變化,如圖5.19所示。LFE2M35SE-5FN484C

   時鐘芯片的電源引腳Ⅴcc先串聯(lián)磁珠后并聯(lián)電容,由于磁珠的阻抗特性,高速時鐘驅(qū)動芯片電源輸人電流的快速變化會在唯一的電流通路磁珠FB5上產(chǎn)生很大的反電動勢,導(dǎo)致Ⅴcc引腳上的電壓σ跌落和上沖。進一步詳細進行理論分析,磁珠的電路等效可以看成一個電感L和一個電阻R的串聯(lián)(有時也看成電感L和電阻R的并聯(lián)),其中R和L的值都是頻率的函數(shù),如圖5.⒛所示。R曲線是磁珠的電阻阻抗特性曲線,X曲線是磁珠的感性阻抗特性曲線,z(R+jX)曲線是磁珠總的阻抗曲線。