為了緩解結(jié)等比例縮小勢(shì),并不以結(jié)電阻為代價(jià)來(lái)減小重疊電容
發(fā)布時(shí)間:2019/1/30 19:43:25 訪問(wèn)次數(shù):512
是一個(gè)用來(lái)限定結(jié)和深源/漏結(jié)寬度的自對(duì)準(zhǔn)技術(shù)。它的寬度、高度和物理特性,HCF40106BE成為等比例縮小CM(E技術(shù)的關(guān)鍵。為了緩解結(jié)等比例縮小勢(shì),并不以結(jié)電阻為代價(jià)來(lái)減小重疊電容,在柵的側(cè)壁形成了偏移間隔,從90nm CM(EI藝節(jié)點(diǎn)以后,它已經(jīng)得到廣泛的應(yīng)用。需要謹(jǐn)慎地平衡偏移間隔和源/漏擴(kuò)展,以避免源到漏的重疊不夠造成的驅(qū)動(dòng)電流損失或者明顯的短溝效應(yīng)。為了在采川偏移問(wèn)隔CM()SI藝屮得到可以接受的重復(fù)性和參數(shù)離散.偏移問(wèn)隔寬度的均勻性必須控制在至少小于1nm。更寬的側(cè)墻可以減少短溝效應(yīng),降低側(cè)墻下面的寄生源/漏電阻,并月~更能耐受造成二極管漏電流加大的NiSi的橫向過(guò)生長(zhǎng),或者接觸刻蝕釘子效應(yīng),但它限制F側(cè)埔寬度的縮小,并且對(duì)硅化物的形成和層間介質(zhì)間隙的填充提出丁挑戰(zhàn)。除此之外,在不同圖形尺寸和密度的情況下,側(cè)墻材料沉積多道離子注人工藝采用了不同的側(cè)墻結(jié)構(gòu)以調(diào)整晶體管的源漏結(jié).使其具有最大的驅(qū)動(dòng)電流,同時(shí)保持低的晶體管寄生電容。偏移間隔通常是由氮化硅或者氧化物組成的。
. O―N模式,或者O-N-O模式被用來(lái)形成側(cè)墻:()N模式由于簡(jiǎn)單・可以縮小結(jié)構(gòu)而得到更多的關(guān)注。不僅介質(zhì)刻蝕機(jī),而且導(dǎo)體刻蝕機(jī)都可以進(jìn)行側(cè)墻刻蝕。相應(yīng)的刻蝕氣體,至少包括C1F:/CH3F/CH2F?/CH中的兩個(gè)。要減少腔室記憶效應(yīng),得到更好的均勻性控制,清潔模式刻蝕機(jī)進(jìn)行側(cè)墻刻蝕是首選。偏移問(wèn)隔的刻蝕的影響可由環(huán)型振蕩器監(jiān)控,這個(gè)因素與柵漏交疊電容(CGI)0)密切相關(guān),環(huán)振損失減小F晶體管的速度,降低了晶圓良率。顯示的是柵漏交疊電容移動(dòng)與偏移問(wèn)隔寬度之間的密切關(guān)系,顯示出1nm偏移間隔的變化,可以尋致NM()S的幾訓(xùn)大約5%的移動(dòng)。岡此,對(duì)偏移間隔均勻性良好的控制以及它的形狀偏差的減小可以降低柵漏交疊電容的變化范圍,從而增加良率。環(huán)振損失的結(jié)果指出,在I'am23O0versys kiyo刻蝕機(jī)~L,以較低的刻蝕速率.改善偏移問(wèn)隔的寬度均勻性(3σ為0,7nm),就可以明顯地降低環(huán)振損失,相應(yīng)的晶圓良率提高了4O%。這可以歸為更好的偏移間隔均勻性和更小的形狀偏差的協(xié)同效果,這兩個(gè)因素會(huì)影響到注人離子在多晶硅柵內(nèi)部擴(kuò)散的分布。在圖8.22(b)中的環(huán)振的累積分布函數(shù)曲線,顯示低刻蝕速率偏移刻蝕可以得到更接近日標(biāo)的特性。圖8.23的通用曲線和y`rol卜off曲線顯示出用Lam2300versys kiy°的低刻蝕速率來(lái)刻蝕NM()s,其結(jié)果優(yōu)于采用常規(guī)介質(zhì)刻蝕機(jī)的高速率刻蝕,而在PMs的刻蝕中沒(méi)有發(fā)現(xiàn)差異,這是囚為快速的硼擴(kuò)散使得PMOs對(duì)偏移問(wèn)隔均勻性和形狀的偏差不敏感。
是一個(gè)用來(lái)限定結(jié)和深源/漏結(jié)寬度的自對(duì)準(zhǔn)技術(shù)。它的寬度、高度和物理特性,HCF40106BE成為等比例縮小CM(E技術(shù)的關(guān)鍵。為了緩解結(jié)等比例縮小勢(shì),并不以結(jié)電阻為代價(jià)來(lái)減小重疊電容,在柵的側(cè)壁形成了偏移間隔,從90nm CM(EI藝節(jié)點(diǎn)以后,它已經(jīng)得到廣泛的應(yīng)用。需要謹(jǐn)慎地平衡偏移間隔和源/漏擴(kuò)展,以避免源到漏的重疊不夠造成的驅(qū)動(dòng)電流損失或者明顯的短溝效應(yīng)。為了在采川偏移問(wèn)隔CM()SI藝屮得到可以接受的重復(fù)性和參數(shù)離散.偏移問(wèn)隔寬度的均勻性必須控制在至少小于1nm。更寬的側(cè)墻可以減少短溝效應(yīng),降低側(cè)墻下面的寄生源/漏電阻,并月~更能耐受造成二極管漏電流加大的NiSi的橫向過(guò)生長(zhǎng),或者接觸刻蝕釘子效應(yīng),但它限制F側(cè)埔寬度的縮小,并且對(duì)硅化物的形成和層間介質(zhì)間隙的填充提出丁挑戰(zhàn)。除此之外,在不同圖形尺寸和密度的情況下,側(cè)墻材料沉積多道離子注人工藝采用了不同的側(cè)墻結(jié)構(gòu)以調(diào)整晶體管的源漏結(jié).使其具有最大的驅(qū)動(dòng)電流,同時(shí)保持低的晶體管寄生電容。偏移間隔通常是由氮化硅或者氧化物組成的。
. O―N模式,或者O-N-O模式被用來(lái)形成側(cè)墻:()N模式由于簡(jiǎn)單・可以縮小結(jié)構(gòu)而得到更多的關(guān)注。不僅介質(zhì)刻蝕機(jī),而且導(dǎo)體刻蝕機(jī)都可以進(jìn)行側(cè)墻刻蝕。相應(yīng)的刻蝕氣體,至少包括C1F:/CH3F/CH2F?/CH中的兩個(gè)。要減少腔室記憶效應(yīng),得到更好的均勻性控制,清潔模式刻蝕機(jī)進(jìn)行側(cè)墻刻蝕是首選。偏移問(wèn)隔的刻蝕的影響可由環(huán)型振蕩器監(jiān)控,這個(gè)因素與柵漏交疊電容(CGI)0)密切相關(guān),環(huán)振損失減小F晶體管的速度,降低了晶圓良率。顯示的是柵漏交疊電容移動(dòng)與偏移問(wèn)隔寬度之間的密切關(guān)系,顯示出1nm偏移間隔的變化,可以尋致NM()S的幾訓(xùn)大約5%的移動(dòng)。岡此,對(duì)偏移間隔均勻性良好的控制以及它的形狀偏差的減小可以降低柵漏交疊電容的變化范圍,從而增加良率。環(huán)振損失的結(jié)果指出,在I'am23O0versys kiyo刻蝕機(jī)~L,以較低的刻蝕速率.改善偏移問(wèn)隔的寬度均勻性(3σ為0,7nm),就可以明顯地降低環(huán)振損失,相應(yīng)的晶圓良率提高了4O%。這可以歸為更好的偏移間隔均勻性和更小的形狀偏差的協(xié)同效果,這兩個(gè)因素會(huì)影響到注人離子在多晶硅柵內(nèi)部擴(kuò)散的分布。在圖8.22(b)中的環(huán)振的累積分布函數(shù)曲線,顯示低刻蝕速率偏移刻蝕可以得到更接近日標(biāo)的特性。圖8.23的通用曲線和y`rol卜off曲線顯示出用Lam2300versys kiy°的低刻蝕速率來(lái)刻蝕NM()s,其結(jié)果優(yōu)于采用常規(guī)介質(zhì)刻蝕機(jī)的高速率刻蝕,而在PMs的刻蝕中沒(méi)有發(fā)現(xiàn)差異,這是囚為快速的硼擴(kuò)散使得PMOs對(duì)偏移問(wèn)隔均勻性和形狀的偏差不敏感。
熱門點(diǎn)擊
- 電容器的型號(hào)命名方法
- 變?nèi)荻䴓O管與普通二極管一樣
- 對(duì)網(wǎng)口變壓器初級(jí)邊下的所有平面層進(jìn)行挖空處理
- 芯片在使用早期會(huì)有較高的失效比率
- 電源端子及其他端子騷擾電壓/電流
- 共模扼流圈的作用主要是濾除低頻共模干擾
- 當(dāng)MOSFET的器件尺寸縮得非常小
- 用數(shù)字萬(wàn)用表檢測(cè)電位器
- 浪涌電壓高于最大持續(xù)運(yùn)行電壓
- 光電子能譜(XPS)是一種比較有效的測(cè)量膜厚
推薦技術(shù)資料
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究