如果設(shè)計(jì)中信號(hào)有高速跳變的邊沿,就必須考慮到在PCB上存在傳輸線效應(yīng)的問(wèn)題。MC56F8023VLC現(xiàn)在普遍使用的具有很高時(shí)鐘頻率的快速℃更是存在這樣的問(wèn)題。解決這個(gè)問(wèn)題有一些基本原則:如果采用CMOS或T兒電路進(jìn)行設(shè)計(jì),工作頻率小于10MHz,布線長(zhǎng)度應(yīng)該不大于7in(1血=2.~s0cm)。工作頻率在50MHz,布線長(zhǎng)度應(yīng)不大于1.5h。如果工作頻率達(dá)到或超過(guò)75MHz,布線長(zhǎng)度應(yīng)在hn。對(duì)于CaAs芯片最大的布線長(zhǎng)度應(yīng)為0.3h。如果超過(guò)這個(gè)標(biāo)準(zhǔn),就存在傳輸線效應(yīng)的問(wèn)題。

   星形拓?fù)浣Y(jié)構(gòu)若保持每分支線近視等長(zhǎng)則可有效避免時(shí)鐘信號(hào)的不同步問(wèn)題, 但在密度很高的PCB上手工完成布線十分困難。采用自動(dòng)布線器是完成星形布線的最好方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過(guò)手工計(jì)算,也可通過(guò)CAD工具計(jì)算出特征阻抗值和終端匹配電 阻值。

   在上面的兩個(gè)例子中使用了簡(jiǎn)單的終端電阻,實(shí)際可選擇更復(fù)雜的匹配終端。 第一種是RC匹配終端。RC匹配終端可以減少回路功率消耗,但只能用于信 號(hào)工作比較穩(wěn)定的情況,這種方式最適合對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理,但缺點(diǎn)是 RC匹配終端中的電容可能影響信號(hào)的形狀和傳播速度。解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指一根線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí),除非走線分支長(zhǎng)度保持很短,否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下,PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu),即菊花鏈(D缸叩Ch乩n)布線和星形(⒊ar)布線。

   對(duì)于菊花鏈布線,布線從驅(qū)動(dòng)端開(kāi)始,依次到達(dá)各接收端。如果使用串聯(lián)電阻來(lái)改變信號(hào)特性,串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面,菊花鏈走線效果最好。但這種走線方式布通率最低,不容易100%布通。實(shí)際設(shè)計(jì)中,使菊花鏈布線中分支長(zhǎng)度盡可能短。

   例如,高速T兒電路中的分支端長(zhǎng)度應(yīng)小于1.5in。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號(hào)接收端信號(hào)的接收不同步。