串聯(lián)電阻匹配終端,匹配電阻放在驅(qū)動(dòng)源端附近,它不會(huì)產(chǎn)生額外的功率消耗,但會(huì)減慢信號(hào)的傳輸速率。這種方式用于時(shí)間延遲影響不大的J總線驅(qū)動(dòng)電路。 MC56F8025VLD串聯(lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使用數(shù)量和連線密度。最后一種是分離匹配終端,也稱戴維南匹配終端,這種方式匹配元器件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號(hào),并且可以很好地避免噪聲干擾。

   如果很好地解決信號(hào)完整性問題,將改善PCB的EMC特性。其中保證PCB有 很好的接地是非常重要的。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是十分有效地方法。此外,使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的有效方法, 這種方法可以通過采用“表面積層” (Build-up)技術(shù)設(shè)計(jì)制作PCB來實(shí)現(xiàn)。表 面積層通過在普通工藝PCB上,增加薄絕緣層和用于貫穿這些層的微孔的組合來 實(shí)現(xiàn),電阻和電容可以埋在表層下,單位面積上的走線密度會(huì)增加近一倍,因而可 降低PCB的總面積。PCB面積的縮小對(duì)走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響,這意味著縮小的電流回路,縮小的分支走線長度。電磁輻射近似正比于電流回路的面積,因 此可以有效減少電磁輻射。

   為減小集成電路芯片電源引腳上的電壓瞬時(shí)過沖,應(yīng)添加去耦電容。這可以有 效去除電源上毛刺的影響,并減少在PCB上的電源環(huán)路的輻射。 當(dāng)去耦電容直接連接在IC的電源引腳上,而不是連接在電源層上時(shí),其平滑 毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容,而有的器件要求 去耦電容與器件的距離要足夠小。

   此外,對(duì)于終端匹配元器件的封裝方式和安裝方式也必須考慮。通常表面貼裝(SMD)元器件比通孔元器件具有較低的電感,所以SMD元器件為首選。如果選擇普通直插電阻也有兩種安裝方式可選:垂直方式和水平方式。

   垂直安裝方式中電阻的一條安裝引腳很短,可以減少電阻和電路板間的熱阻,使電阻的熱量更加容易散發(fā)到空氣中。但較長的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會(huì)出現(xiàn)漂移,在最壞的情況下電阻開路,造成PCB走線終端匹配失效,成為潛在的失敗因素。