直接數(shù)字頻率合成器(DDS)測(cè)試實(shí)例

   1,被測(cè)器件

   被測(cè)器件為DDs器件,其精度為14位,最高采樣頻率為1Gsps,器件內(nèi)部既包含數(shù)字部分,也包含模擬部分,屬于單片混合信號(hào)集成電路。

   ●測(cè)試需求分析R5S72643P144FPU

   被測(cè)DDS內(nèi)部有模擬鎖相環(huán)(Phase-locckcd Loop,PLL)、輸入輸出(Input/output,yo)接口、寄存器、頻率累加器、相位累加器、高速靜態(tài)存儲(chǔ)器(SRAM)、數(shù)/模轉(zhuǎn)換器(DAC)、超高速比較器等模塊,對(duì)測(cè)試系統(tǒng)的速度、精度要求特別高,測(cè)試比較困難。另外,該器件測(cè)試參數(shù)眾多,部分參數(shù)屬于射頻(Radio Frcquence,RF)參數(shù)范疇,如無(wú)雜散動(dòng)態(tài)范圍(Spuric,us Frcc Dynamic Rangc,sFDR)、相位噪聲(Phasc Noisc,PN),單純采用現(xiàn)有的集成電路測(cè)試系統(tǒng)根本無(wú)法測(cè)試,需要對(duì)現(xiàn)有系統(tǒng)進(jìn)行擴(kuò)展,測(cè)試難度大、實(shí)現(xiàn)成本高。

   2,總體測(cè)試方案

   被測(cè)器件的功能與電參數(shù)測(cè)試由兩套子系統(tǒng)構(gòu)成,分別為川"機(jī)臺(tái)DDs測(cè)試子系統(tǒng)與聯(lián)機(jī)DDS壩刂試子系統(tǒng)。兩套子系統(tǒng)各含一塊測(cè)試板。該系統(tǒng)可以用于測(cè)試器件各項(xiàng)試驗(yàn)前后的電參數(shù)測(cè)試,能夠按照產(chǎn)品詳細(xì)規(guī)范規(guī)定對(duì)要求的全部電參數(shù)進(jìn)行測(cè)試。最終電參數(shù)測(cè)試平臺(tái)總體構(gòu)成如圖⒋27所示。