首先是通過組合接人探極將被測系統(tǒng)的信號傳輸?shù)竭壿嬁刂撇寮?邏輯狀態(tài)分析儀交替工作于數(shù)據(jù)獲取和顯示兩個(gè)周期之間。數(shù)據(jù)獲取周期主要由以下幾部分電路組成:緩沖暫存器、識別電路、主存儲(chǔ)器(RAM)、延遲發(fā)生器、 M02068-15-T獲取控制電路等。它的功能是:同步地將被測系統(tǒng)的信號寫入隨機(jī)存儲(chǔ)器;在觸發(fā)方式選擇下如何控制數(shù)據(jù)的獲取。由圖可知,被測系統(tǒng)的信號(時(shí)鐘、數(shù)據(jù)或甄別)并行地傳輸?shù)饺桓咦杞M合探極,信號與閾值電平進(jìn)行比較整形,然后進(jìn)人邏輯控制插件。

    來自被測系統(tǒng)的同步時(shí)鐘分別送到緩沖暫存器和時(shí)鐘整形電路,在時(shí)鐘脈沖作用下,輸入數(shù)據(jù)被緩沖存人暫存器,而經(jīng)時(shí)鐘整形電路后得到的時(shí)鐘具有一定的脈沖寬度,并形成與被測試系統(tǒng)同步的接收時(shí)鐘(HACL)。在數(shù)據(jù)獲取控制下,隨機(jī)存儲(chǔ)器(RAM)根據(jù)時(shí)鐘的速率將由暫存器輸出的并行數(shù)據(jù)按次序不斷地被存入主存儲(chǔ)器,它的存儲(chǔ)位置由存儲(chǔ)地址計(jì)數(shù)器控制。根據(jù)“先進(jìn)先出”原則,存儲(chǔ)器一旦存滿后,就從頭開始清除原有數(shù)據(jù),存人新數(shù)據(jù)。一旦預(yù)選的觸發(fā)字與被測系統(tǒng)的數(shù)據(jù)全部相符時(shí),則產(chǎn)生一個(gè)取數(shù)指令,該指令的執(zhí)行由選定的觸發(fā)方式控制。這個(gè)指令一方面控制存儲(chǔ)器的數(shù)據(jù)寫人,另一方面決定何時(shí)開始顯示所獲取到的數(shù)據(jù)。當(dāng)所有的指令都被滿足后,HDR(高態(tài),數(shù)據(jù)準(zhǔn)備)產(chǎn)生,便進(jìn)入顯示周期。數(shù)據(jù)獲取電路還增加了延遲發(fā)生器電路,通過觸發(fā)方式的選擇和控制,獲得經(jīng)延遲設(shè)定后的數(shù)據(jù),在存儲(chǔ)器容量不大的情況下觀察有效數(shù)據(jù)。