LHB-02-SA1數(shù)字系統(tǒng)中常用的各種數(shù)字部件,就其結(jié)構(gòu)和工作原理而言可分為兩大類(lèi),即組合邏輯電路和時(shí)序邏輯電路。本章首先介紹組合邏輯電路的定義、分析和設(shè)計(jì),并闡述菀爭(zhēng)冒險(xiǎn)產(chǎn)生的原因及消除方法。然后討論典型的中規(guī)模集成組合

邏輯電路的功能及基本應(yīng)用,它們包括編碼器和譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器、數(shù)值比較器、算術(shù)/邏輯運(yùn)算單元等。最后介紹組合邏輯電路的Verilog HDL描述以及用可編程邏輯器件PLD的實(shí)現(xiàn)方法。

對(duì)于一個(gè)邏輯電路,其輸出狀態(tài)在任何時(shí)刻只取決于同一時(shí)刻的輸入狀態(tài),而與電路原來(lái)的狀態(tài)無(wú)關(guān),這種電路被定義為組合邏輯電路。組合邏輯電路的一般框圖如圖4.0.1所示,其輸出與輸入之間的邏輯關(guān)系可用如下的邏輯函數(shù)來(lái)描述,即

L=F(Al,A2,・・,An) (I=1,2,…,M)   (4.0.1)

式中A1,A2,・・・,An一輸入變量。

組合邏輯電路的結(jié)構(gòu)具有如下的特點(diǎn):

輸出、輸入之間沒(méi)有反饋延遲通路;

電路中不含具有記憶功能的元件。

分析組合邏輯電路的目的是，對(duì)于一個(gè)給定的邏輯電路，確定其邏輯功能。分析組合邏輯電路的步驟大致如下：

根據(jù)邏輯電路，從輸入到輸出，寫(xiě)出各級(jí)邏輯函數(shù)表達(dá)式，直到寫(xiě)出最后輸出與輸入信號(hào)的邏輯表達(dá)式。

將各邏輯函數(shù)表達(dá)式化簡(jiǎn)和變換，以得到最簡(jiǎn)單的表達(dá)式。

根據(jù)簡(jiǎn)化后的邏輯表達(dá)式列出真值表。

根據(jù)真值表和簡(jiǎn)化后的邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析,最后確定說(shuō)明組合邏輯電路的分析方法。

已知邏輯電路如圖4.1.1所示,分析該電路的功能。

第一步,根據(jù)邏輯電路可寫(xiě)出輸出端的邏輯函數(shù)表達(dá)式,為方便起見(jiàn),電路中標(biāo)出了中間變量z

      Z=A+B

      L=Z+C=(A+B)+C