XRCGB32M000F2P綜上所述，當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象，稱為競爭。兩個輸入端可以是不同變量所產(chǎn)生的信號,但其取值的變化方向是相反的，如圖4.3.1和如圖4.3.2中的AB及A+B.也可以是在一定條件下，門電路輸出端的邏輯表達式簡化成兩個互補信號相乘或者相加,即L=A・A或者L=A+A,如圖4.3.3所示。由競爭而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為冒險。

在考慮延遲的條件下,若與門的兩個輸人A和A,其中―個先從0變1時,則A・A會向其非穩(wěn)定值1變化,此時會產(chǎn)生冒險;若或門的兩個輸入且和A,其中一個先從1變0時,則A+A會向其非穩(wěn)定值0變化,也會產(chǎn)生冒險。兩者之間存在對偶關(guān)系。

值得注意的是,有競爭現(xiàn)象時不一定都會產(chǎn)生干擾脈沖,如圖4.3.1(a)所示,如果A從0變?yōu)?時刻沒有滯后信號B的變化,則輸出不會產(chǎn)生冒險。在一個復(fù)雜的邏輯系統(tǒng)中,由于信號的傳輸路徑不同,或者各個信號延遲時間的差異、信號變化的互補性以及其他一些因素,很容易產(chǎn)生競爭冒險現(xiàn)象。因此在電路設(shè)計中應(yīng)盡量減小冒險產(chǎn)生。

消去競爭冒險的方法

針對上述原因,可以采取以下措施來消去競爭冒險現(xiàn)象。

發(fā)現(xiàn)并消去互補相乘項

例如,函數(shù)式F=(處+B)(A+C),在B=C=0時,F=AA。若直接根據(jù)這個邏輯表達式組成邏輯電路,則可能出現(xiàn)競爭冒險。如將該式變換為F=

AA+AC+AB+BC=AC+AB+BC,這里已將AA消掉。根據(jù)這個表達式組成邏輯電路就不會出現(xiàn)競爭冒險。

增加乘積項以避免互補項相加，對于圖4.3.3(a)所示的邏輯電路,可以根據(jù)常用恒等式增加乘積項,將輸出邏輯表達式L=AC+BC變?yōu)長=AC+BC+AB,如圖4.3.4卡諾圖所示。對應(yīng)的邏輯電路如圖4.3.5示。當(dāng)A=B=1時，根據(jù)邏輯表達式有L=C+C+1,不會只出現(xiàn)互補項相加的情況，而此時電路中，G5輸出為1，使G4輸出亦為1，這就消除了C的狀態(tài)變化對輸出狀態(tài)的影響，從而消去了競爭冒險。