WD61C197CTV時序電路的模型，上述電梯控制的實例可以用如圖6.1.1所示時序電路的一般化模型來表示。從總體上看,整個時序電路由進(jìn)行邏輯運算的組合電路和起記憶作用的存儲電路兩部分構(gòu)成,存儲電路可用觸發(fā)器或鎖存器組成。為了方便,圖中各組變量均以向量表示,其中,r=(r”幾,…,fi)為時序電路的輸人信號,0=(01,02,…,   圖6.1.1 時序邏輯電路的模型a`)為時序電路的輸出信號,E=(E”E2,…,E滋)為驅(qū)動存儲電路轉(zhuǎn)換為下一狀態(tài)的激勵信號,而s=(s1,S2,…,sm)為存儲電路的狀態(tài)信號,亦稱為狀態(tài)變量,它表示時序電路當(dāng)前的狀態(tài),簡稱現(xiàn)態(tài)。狀態(tài)變量s被反饋到組合電路的輸人端,與輸入信號r一起決定時序電路的輸出信號o,并產(chǎn)生對存儲電路的激勵信號召,從而確定其下一狀態(tài),即次態(tài)。于是,上述4組變量間的邏輯關(guān)系可用下列三個向量函數(shù)形式的方程來表達(dá)

o=f・(r,s)             (6.1.1)

e=g(r,s)             (6・1・2)

sn+1=h(E,s′))            (6.1,3)

式(6.1.1)表達(dá)了時序電路的輸出信號與輸人信號、狀態(tài)變量的關(guān)系,稱為時序電路的輸出方程。式(6.1,2)表達(dá)了激勵信號與輸入信號、狀態(tài)變量的關(guān)系,稱為激勵方程。而式(6.1.3)表達(dá)了存儲電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換,故稱為狀態(tài)轉(zhuǎn)換方程,簡稱狀態(tài)方程。式(6.1.3)等號右邊的S″表示存儲電路的現(xiàn)態(tài),而左邊s″+1是存儲電路的次態(tài),分別以尼和″+1作為上標(biāo),以示區(qū)別。上述三個向量函數(shù)形式的方程分別對應(yīng)于表達(dá)時序電路的三個方程組:輸出方程組、激勵方程組和狀態(tài)方程組。

如上所述,時序電路是狀態(tài)依賴的,故又稱為狀態(tài)機(jī)。本章將只限于討論有限數(shù)量的存儲單元構(gòu)成的狀態(tài)機(jī),因而其狀態(tài)數(shù)也是有限的,稱為有限狀態(tài)機(jī)(FSM①)。

時序邏輯電路具有以下主要特征:

時序邏輯電路由組合電路和存儲電路組成。

時序邏輯電路的狀態(tài)與時間因素相關(guān),即時序電路在任一時刻的狀態(tài)變量不僅是當(dāng)前輸人信號的函數(shù),而且還是電路以前狀態(tài)的函數(shù),時序電路的輸出信號由輸人信號和電路的狀態(tài)共同決定。

異步時序電路與同步時序電路,時序電路可分為異步時序電路和同步時序電路兩大類。

若電路中觸發(fā)器的時鐘輸入端沒有接在統(tǒng)一的時鐘脈沖上,或電路中沒有時鐘脈沖(如SR鎖存器構(gòu)成的時序電路),電路中各存儲單元的狀態(tài)更新不是同時發(fā)生的,則這種電路稱為異步時序電路。根據(jù)電路是對脈沖邊沿敏感還是對電平敏感,異步時序電路又分為脈沖異步時序電路(由觸發(fā)器構(gòu)成)和電平異步時序電路(由鎖存器構(gòu)成)兩種。異步時序電路的狀態(tài)轉(zhuǎn)換取決于以任意時間間隔變化的輸入信號序列,各存儲單元的狀態(tài)轉(zhuǎn)換因存在時間差異而可能造成輸出狀態(tài)短時間的不穩(wěn)定,而且這種不穩(wěn)定的狀態(tài)有時是難以預(yù)知的,常常給電路設(shè)計和調(diào)試帶來困難。