PIC16C62A-04E/SO鎖存器構(gòu)成的觸發(fā)器
發(fā)布時間:2019/10/26 12:13:56 訪問次數(shù):779
PIC16C62A-04E/SO限定符號標(biāo)注在邏輯單元圖形符號的方框中,用以表明該單元的邏輯功能,或者是輸入或輸出的物理特性以及邏輯特性.限定符號大體可以分為總限定符號,以及與輸入,輸出有關(guān)的限定符號等.
總限定符號用來表示邏輯單元總的邏輯功能.在這里的邏輯功能是指符號及其所表達(dá)的邏輯功能關(guān)系。表C.2.1所示為部分部限定符號及其所表達(dá)的邏輯功能.
鎖存器構(gòu)成的觸發(fā)器則是一種對脈沖邊沿敏感的存儲電路,它們只有在作為觸
發(fā)信號的時鐘脈沖上升沿或下降沿的變化瞬間才能改變狀態(tài)。
基本SR鎖存器,將圖5.1.2中雙穩(wěn)態(tài)電路的非門替換為或非門,則構(gòu)成圖5.2,1(a)所示的基本SR鎖存器①。它是―種具有簡單功能的雙穩(wěn)態(tài)存儲電路,圖5.2,1(b)所示為其邏輯符號。電路有兩個輸人端,其中s端稱為置位(1)端,R端稱為復(fù)位端或清零(0)端。按照邏輯圖,可以列出輸出端Q和口的邏輯表達(dá)式
0=R+0 (5.2.1)
0=s+O (5.2.2)
根據(jù)以上兩式,可得基本sR鎖存器的功能表,如表5.2.1所示。
當(dāng)s=R=0時,對應(yīng)表5.2.1的第1行。根據(jù)式(5.2.1)和式(5.2.2),
這兩個輸入信號對兩或非門的輸出o和回不起作用,電路狀態(tài)保持不變,功能與圖5.1.2的雙穩(wěn)態(tài)電路相同,可存儲1位二進(jìn)制數(shù)據(jù)。
確定鎖存器將回到1狀態(tài)還是0狀態(tài)。因此,在正常工作時,輸人信號應(yīng)遵守CS、R分別系Set和Reset的字頭,分別表示置位和復(fù)位的意思。
sR=0的約束條件,也就是說不允許s=R=1。
基本SR鎖存器的保持和置0、置1(表5,2,1中前3行)功能,是一個存儲單元應(yīng)具各的最基本的功能,其典型工作波形如圖5.2.2所示。
圖5.2,1(a)中基本sR鎖存器的s、R端輸入波形如圖5.2,3虛線上邊所示,試畫出0和Q對應(yīng)的波形。
解:根據(jù)表5.2,1可以畫出0和Q端的波形如圖5.2.3虛線下邊所示。需要注意,雖然圖中①、②兩處輸人信號違反了SR鎖存器的約束條件,出現(xiàn)s=R=1使Q=0=0的情況,但是,如果s和R的1電平不同時撤消,此后的輸出狀態(tài)仍然是可以確定的,如圖5.2.3中③、④所示。而在⑤處,由于S和R的高電平同時撤消,所以鎖存器以后的狀態(tài)將無法確定,從而失去對它的控制,在實(shí)際應(yīng)用中必須避免出現(xiàn)這種情況。
用6個NMOs管構(gòu)成的基本sR鎖存器電路,其中TI~T3和T4~T6分別構(gòu)成兩個或非門并實(shí)現(xiàn)交叉耦合。該電路是7.2.1節(jié)所討論的靜態(tài)隨機(jī)存取存儲器基本存儲單元的原理電路。
基本SR鎖存器也可以用與非門構(gòu)成,其邏輯原理圖和邏輯符號如圖5.2.5所示。圖5.2.5(a)中的兩個與非門是用其等效符號表示的。
PIC16C62A-04E/SO限定符號標(biāo)注在邏輯單元圖形符號的方框中,用以表明該單元的邏輯功能,或者是輸入或輸出的物理特性以及邏輯特性.限定符號大體可以分為總限定符號,以及與輸入,輸出有關(guān)的限定符號等.
總限定符號用來表示邏輯單元總的邏輯功能.在這里的邏輯功能是指符號及其所表達(dá)的邏輯功能關(guān)系。表C.2.1所示為部分部限定符號及其所表達(dá)的邏輯功能.
鎖存器構(gòu)成的觸發(fā)器則是一種對脈沖邊沿敏感的存儲電路,它們只有在作為觸
發(fā)信號的時鐘脈沖上升沿或下降沿的變化瞬間才能改變狀態(tài)。
基本SR鎖存器,將圖5.1.2中雙穩(wěn)態(tài)電路的非門替換為或非門,則構(gòu)成圖5.2,1(a)所示的基本SR鎖存器①。它是―種具有簡單功能的雙穩(wěn)態(tài)存儲電路,圖5.2,1(b)所示為其邏輯符號。電路有兩個輸人端,其中s端稱為置位(1)端,R端稱為復(fù)位端或清零(0)端。按照邏輯圖,可以列出輸出端Q和口的邏輯表達(dá)式
0=R+0 (5.2.1)
0=s+O (5.2.2)
根據(jù)以上兩式,可得基本sR鎖存器的功能表,如表5.2.1所示。
當(dāng)s=R=0時,對應(yīng)表5.2.1的第1行。根據(jù)式(5.2.1)和式(5.2.2),
這兩個輸入信號對兩或非門的輸出o和回不起作用,電路狀態(tài)保持不變,功能與圖5.1.2的雙穩(wěn)態(tài)電路相同,可存儲1位二進(jìn)制數(shù)據(jù)。
確定鎖存器將回到1狀態(tài)還是0狀態(tài)。因此,在正常工作時,輸人信號應(yīng)遵守CS、R分別系Set和Reset的字頭,分別表示置位和復(fù)位的意思。
sR=0的約束條件,也就是說不允許s=R=1。
基本SR鎖存器的保持和置0、置1(表5,2,1中前3行)功能,是一個存儲單元應(yīng)具各的最基本的功能,其典型工作波形如圖5.2.2所示。
圖5.2,1(a)中基本sR鎖存器的s、R端輸入波形如圖5.2,3虛線上邊所示,試畫出0和Q對應(yīng)的波形。
解:根據(jù)表5.2,1可以畫出0和Q端的波形如圖5.2.3虛線下邊所示。需要注意,雖然圖中①、②兩處輸人信號違反了SR鎖存器的約束條件,出現(xiàn)s=R=1使Q=0=0的情況,但是,如果s和R的1電平不同時撤消,此后的輸出狀態(tài)仍然是可以確定的,如圖5.2.3中③、④所示。而在⑤處,由于S和R的高電平同時撤消,所以鎖存器以后的狀態(tài)將無法確定,從而失去對它的控制,在實(shí)際應(yīng)用中必須避免出現(xiàn)這種情況。
用6個NMOs管構(gòu)成的基本sR鎖存器電路,其中TI~T3和T4~T6分別構(gòu)成兩個或非門并實(shí)現(xiàn)交叉耦合。該電路是7.2.1節(jié)所討論的靜態(tài)隨機(jī)存取存儲器基本存儲單元的原理電路。
基本SR鎖存器也可以用與非門構(gòu)成,其邏輯原理圖和邏輯符號如圖5.2.5所示。圖5.2.5(a)中的兩個與非門是用其等效符號表示的。
熱門點(diǎn)擊
- 8619440門電路的扇出數(shù)
- 9628822 溫度對電阻的影響
- PHB73N06T光電耦合器隔離式固態(tài)繼電器
- LA1F-31C25V-R 簡化和變換邏輯表
- ADC-811MC移位寄存器
- RG1608P-1332-B-T5數(shù)字開關(guān)邏
- PCI950PTⅩ射線照射器件
- OB2001WKCPA不同的微控制器板及其應(yīng)
- SN74AUC245RGYR EN為芯片的使
- FT6021D 兩管漏源間的等效電阻
推薦技術(shù)資料
- 第四代加 SuperGaN
- 氮化鎵高電子遷移率晶體管 (GaN HEMT
- 同步 Bank-Switchable 雙端口
- 模擬多路復(fù)用器技術(shù)規(guī)格參數(shù)
- 集成高性能 CM85 內(nèi)核和大內(nèi)存̴
- RA 系列的 Arm 微控制器 (MCU)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究