SN65HVD30D飛機結構靜電現(xiàn)象的防護,為了防止飛機結構中靜電荷積聚所帶來的嚴重危害,可采取以下兩種技術措施:

電氣搭鐵一把飛機結構中各個分離部件之間形成低電阻連接,以消除各部分之

間存在的電位差。電氣搭鐵可以是固定于金屬零件(例如非金屬連接件每一側的管子)間的金屬條導體,也可以是連接活動部件(如操縱連桿,飛機操縱面以及安裝在柔性安裝件,如儀表板、電子設各安裝架上的元件)之間的短長度柔性編織導體構成。這種連接搭鐵條(簡稱為搭鐵條)的一些典型實例如圖10-42所示。

金屬夾可使連扦運動的,足夠長的搭鐵線金屬夾(a),搭鐵條飛行操縱面,橡膠管夾管夾螺旋形搭鐵引線部件,減震安裝件(d)

搭鐵方法,(a)連桿和控制桿;(b)具有非金屬連接的管子;(c)飛行操縱面;(d)隔框處的柔性連接;(e)減振安裝設備。

一般說來,搭鐵有主和輔之分,這是根據(jù)所存在的靜電荷引起的電流大小來確定的。主搭鐵導體用于主要的部件、發(fā)動機、外部表面(如飛機操縱面)與機體結構(飛機的接地)之間。輔搭鐵導體用在零部件與地之間以及按規(guī)定不需要主搭鐵的地方,例如通有易燃主流體的管路、金屬管道、接線盒、門板等等。

某些靜電荷常常會留在飛機上,因而在著陸之后,會造成飛機與地之間的電位差,這顯然是不希望有的情況。因為這不僅使進入飛機或離開飛機的人員有遭電擊的危險,還可引起飛機同正在與其相連接的外部地面設各之間的放電現(xiàn)象。為此要給停留到地面后的飛機提供漏電到地的路徑。這有兩種方法,一是飛機前后起落架的輪胎采用具有良好導電性的橡膠制造;另一種是固定于起落架輪軸上的柔性鋼絲與地面作實體接觸。這兩種方法可以單獨使用其中的一種,也可以是兩者組合使用。

靜電放電索―飛機在空中飛行期間,為了均衡大氣與飛機結構中靜電荷的電位,

需要不斷地產(chǎn)生靜電放電。然而,通常放電的速率要比飛機累積電荷的速率低,結果仍然會使飛機的電位升高到產(chǎn)生電暈放電的數(shù)值。在能見度很低時或在夜間就可看到電暈放電時的輝光。電暈放電往往發(fā)生在飛機結構的彎曲部位處和最小半徑部位處,譬如翼梢、尾緣、螺旋槳尖、水平和垂直安定面、無線電天線、空速管等并引起干擾,特別是對無線電頻率信號的嚴重干擾,使飛機的通信、導航系統(tǒng)無法正常工作。

為了使電暈放電發(fā)生在干擾為最小的地方,所采用的措施是用靜電放電索(或稱為靜電放電器)。靜電放電器為飛機結構中累積的靜電荷提供較容易逸出的出口,使電暈放電在人為預定點發(fā)生。通常把靜電放電器安裝在飛機的副翼、升降舵和方向舵的后緣。典型的靜電放電器用鎳線制成刷狀或索狀,以便提供更多的放電點。在某些場合,靜電放電器也可制成小金屬桿的形式(用于后緣安裝)和短平金屬片形式(安裝于翼梢、水平安定面和垂直安定面)。

機載設備的靜電故障,現(xiàn)代飛機的機載設備因其內部的集成電路由于靜電放電而失效,使整臺設各處于故障狀態(tài)。這種因靜電放電而引起的設各故障稱為靜電故障。那些遭受靜電放電而失效的集成電路稱為靜電放電敏感器件�？梢婌o電故障是由靜電放電所引起的,而人為地隨便觸摸和錯誤操作靜電放電敏感器件是造成靜電故障的直接原因。

靜電放電敏感器件,微電子技術的飛速發(fā)展,大規(guī)模、超大規(guī)模集成電路在機載設各中的廣泛使用,使得現(xiàn)代飛機的性能越來越先進。高密度集成電路的功能很強,尺寸很小,速度很快,功耗很低,而且價格愈益便宜,這使機載設備的設計應用帶來極大的技術經(jīng)濟效益。但與此同時,因為線距縮小而。帶來耐壓降低,線路面積減小而使耐流容量降低。使高密度集成電路只能承受毫伏級電壓和毫安級電流,在遭受到靜電放電的能量時就可發(fā)生擊穿或燒熔現(xiàn)象而導致器件失效,成為靜電放電敏感器件。

各類集成電路氧化膜的尺寸。對NMOs、PMOS和CMOS集成電路,由于其集成度高,集成線路間分布電容容量很小,導線之間、元器件之間的絕緣層均為0,1

~0.3um,氧化膜的分布電容也很小。所以,靜電稍有積累,電容上即產(chǎn)生很高的電場強度,線路很容易損壞。許多微電路,例如CPU,RAM,ROM,I/O,D/A夕A/D等都是用導電薄膜、介質薄膜、絕緣薄膜等構成電阻、電容、電感、器件的隔離介質,由于非常薄,所以對靜電的防護能力特別弱。

靜電放電的能量,對傳統(tǒng)的元器件影響甚微且不易察覺。但對于高密度集成電路來說,每一次狀態(tài)轉換都有一定的時間延遲同步時序電路的所有觸發(fā)器是同時轉換狀態(tài)的,與之不同,異步時序電路各個觸發(fā)器之間的狀態(tài)轉換存在一定的延遲,也就是說,從現(xiàn)態(tài)s″到次態(tài)s″+l的轉換過程中有一段“不穩(wěn)定”的時間。在此期間,電路的狀態(tài)是不確定的。只有當全部觸發(fā)器狀態(tài)轉換完畢,電路才進人新的“穩(wěn)定”狀態(tài),即次態(tài)S″+1。因此,異步時序電路的輸入信號(包括時鐘信號)必須等待電路進人穩(wěn)定狀態(tài)之后才允許發(fā)生改變,否則電路會處在不確知的狀態(tài)。由于上述延遲時間的存在,對于同一系列的集成邏輯電路,類似功能的同步時序電路的速度要快于異步時序電路。

下面以兩個實例來說明異步時序電路的分析過程。

例6,4,1 分析圖6.4.1所示邏輯電路。6,4.1 例6.4,1的邏輯電路圖

解:在圖6,4,1所示的電路中,兩觸發(fā)器FFO和FFI的CP0和CP1未共用時鐘信號,故屬于異步時序電路。

列出各邏輯方程組,這時需要考慮各觸發(fā)器時鐘信號CPu的作用:只有cpn=1發(fā)生后,觸發(fā)器才可能轉換狀態(tài),當cpu=0,即u=1時,觸發(fā)器應保持原態(tài)。因此,觸發(fā)器的特性方程中應引人cpn而改寫為如下的狀態(tài)方程組

Qu+1=Do (6.4.1)