英特爾在10納米上從領(lǐng)跑變成齊頭并進甚至要落后一些，主要有三個方面的原因。

英特爾在10納米節(jié)點沒有遵照摩爾定律將晶體管密度提高2倍，而是2.7倍，這非常冒險。它們也曾經(jīng)在多個公開場合宣稱自己的晶體管密度比競爭對手在同一工藝節(jié)點下要出許多，雖然密度高了，但是英特爾并沒有解決發(fā)熱和能耗的問題，高密度發(fā)熱嚴重，高頻穩(wěn)定性低。其次，英特爾沒有像臺積電一樣選擇采用EUV，而是繼續(xù)使用ArF DUV，并結(jié)合雙重曝光和四重曝光來提高晶體管密度。但是多重曝光如果產(chǎn)生細微的偏移，就會造成災難性的后果，為此英特爾還使用了SAQP技術(shù)，但是DUV + SAQP一個明顯的缺點是圖形邊緣沒有EUV清晰。

還有其他專家提到的鈷（Co）元素的引入，替代部分銅導線。使用鈷這種新材料后會帶來更多好處，包括可使電遷移性能提高1000倍，同時層間通孔電阻應該會減少一半，這必然會大大增加芯片的耐用性等。最早研究這個技術(shù)的應用材料就曾經(jīng)說過鈷這種材料是互聯(lián)網(wǎng)15年來最大的變革，然而要把這種材料投入實用實在太耗時間了，成本上太過昂貴，而且也不是必須的。

作為半導體工藝的絕對領(lǐng)導者，英特爾在過去幾十年來幾乎都是首個嘗試了幾乎所有工藝的重要革新，例如HKMG材料，Gate-first還是Gate-Last，從平面晶體管轉(zhuǎn)向三維FinFET工藝等。然而這一次英特爾在10nm上同時采用多種技術(shù)革新這種激進的策略，終于踢到了鐵板。

事實上，在10納米之前，英特爾在14納米制程就已被卡了整整5年。從1999年的180納米工藝開始，到2014年之前，英特爾一直保持著每兩年更新一次工藝制程的Tick-Tock節(jié)奏。宣布原計劃在2016年推出的10納米制程的CPU推遲到2017年下半年。

新一代3D芯片技術(shù)——X-Cube，基于TSV硅穿孔技術(shù)，可以將不同芯片搭積木一樣堆疊起來，目前已經(jīng)可以用于7nm及5nm工藝。

關(guān)于3D芯片封裝，半導體芯片技術(shù)的玩家應該不陌生了，現(xiàn)有的芯片都是2D平面堆疊的，隨著芯片數(shù)量的增多，占用的面積越來越大，不利于提高集成度。

3D封裝顧名思義，就是將芯片從平面堆疊變成了垂直堆疊，類似搭積木那樣一層層疊加，減少了芯片面積，提高了集成度。

臺積電、Intel之前都公布了3D封裝技術(shù)，技術(shù)風向大同小異，具體的實現(xiàn)方法不同，Intel的3D封裝叫做Foveros，已經(jīng)在Lakefield芯片上應用，集成了10nm CPU、22nm IO核心。

三星自家的3D封裝技術(shù)叫做X-Cube，基于TSV硅穿孔技術(shù)將不同芯片堆疊，已經(jīng)可以將SRAM芯片堆疊到芯片上方，釋放了占用空間，可以堆棧更多內(nèi)存芯片。

TSV技術(shù)還可以大幅縮短芯片之間的信號距離，提高了數(shù)據(jù)傳輸速度，降低了功耗，并且客戶還可以按需定制內(nèi)存帶寬及密度。

三星的X-Cube技術(shù)已經(jīng)可以用于7nm及5nm工藝，三星將繼續(xù)與全球無經(jīng)驗半導體公司合作，將該技術(shù)部署在新一代高性能芯片中。

在10納米制程上一延再延，連續(xù)3年遲到后，英特爾7納米再次遭遇滑鐵盧，第一批7納米處理器上市進程被宣告延后6個月，首批7納米客戶端處理器由原計劃的2021年第四季度延遲到2022年底或2023年初出貨。曾經(jīng)走在半導體工藝最前面的巨人，撞上了墻，盡管此時摩爾定律還未到盡頭。

Tick-Tock是英特爾提出的發(fā)展微處理器芯片設(shè)計制造業(yè)務(wù)的制定一種發(fā)展戰(zhàn)略模式。每一次處理器微架構(gòu)的更新和每一次芯片制程的更新，它們的時機都應該錯開，使微處理器芯片設(shè)計制造業(yè)務(wù)更有效率地發(fā)展�！癟ick-Tock”的名稱源于時鐘秒針行走時所發(fā)出的聲響。該公司指，每一次“Tick”代表著一代微架構(gòu)的處理器芯片制程的更新，意在處理器性能幾近相同的情況下，縮小芯片面積、減小能耗和發(fā)熱量；而每一次“Tock”代表著在上一次“Tick”的芯片制程的基礎(chǔ)上，更新微處理器架構(gòu)，提升性能。一般一次“Tick-Tock”的周期為兩年，“Tick”占一年，“Tock”占一年，即一年更新制程，一年更新架構(gòu)。

此策略常被許多電腦玩家戲稱“擠牙膏策略”，因為每一代新處理器性能和前一代處理器性能的差距很短。2016年進入14納米以后，英特爾將Tick-Tock放緩至三年一循環(huán)，即增加優(yōu)化環(huán)節(jié)，進一步減緩實際更新的速度，使每一個循環(huán)變成制程、架構(gòu)、優(yōu)化（Tick-Tock-Optimization）

被視為全球半導體產(chǎn)業(yè)風向標的英特爾，成立以來一直堅持芯片設(shè)計與生產(chǎn)制造“雙管齊下”的IDM模式，尤其是在工藝制程領(lǐng)域，行業(yè)領(lǐng)先者通常是看誰先達到了最先進的工藝節(jié)點。英特爾的工藝制程曾經(jīng)一騎絕塵，臺積電、三星等只能在在后面苦苦追趕，直到10納米被臺積電甚至三星后來居上。