Stratix 10 FPGA還采用EMIB將來自三個(gè)不同代工廠的I / O小芯片和HBM連接在一起，這些代工廠使用六個(gè)不同的技術(shù)節(jié)點(diǎn)制造，并封裝在一個(gè)封裝中。通過將收發(fā)器，I / O和內(nèi)存與核心結(jié)構(gòu)分離，英特爾可以為每個(gè)die選擇晶體管設(shè)計(jì)。添加對(duì)CXL，更快的收發(fā)器或以太網(wǎng)的支持，就像換掉那些通過EMIB連接的模塊化磚一樣容易。

使用高級(jí)接口總線標(biāo)準(zhǔn)化芯片對(duì)芯片的集成，在小芯片可以混合和匹配之前，可重用的IP塊必須知道如何通過標(biāo)準(zhǔn)化接口相互通信。對(duì)于Stratix 10 FPGA，英特爾的嵌入式橋接器在其核心結(jié)構(gòu)和每個(gè)圖塊之間都帶有高級(jí)接口總線（AIB）。

AIB旨在用類似主板通過PCI Express集成元件相似的方式在封裝上實(shí)現(xiàn)模塊化集成。盡管PCIe通過很少的電線驅(qū)動(dòng)非常高的速度，AIB利用EMIB的密度來創(chuàng)建一個(gè)寬的并行接口，該接口以較低的時(shí)鐘速率運(yùn)行，從而簡化了發(fā)送和接收電路，同時(shí)仍然實(shí)現(xiàn)了非常低的延遲。

http://yushuokj.51dzw.com深圳市裕碩科技有限公司

可以使用高級(jí)接口總線通過硅橋或中介層連接封裝上的可重用IP塊，以通過廣泛的并行連接移動(dòng)數(shù)據(jù)。

第一代AIB提供2 Gb / s有線信號(hào)傳輸，從而使英特爾能夠?qū)崿F(xiàn)異構(gòu)集成以及單片SoC一樣的性能。預(yù)計(jì)將于2021年推出的第二代版本將支持每條導(dǎo)線高達(dá)6.4 Gb / s的傳輸速度，凸點(diǎn)間距小至36微米，每位傳輸?shù)墓β矢鸵约芭c現(xiàn)有AIB實(shí)現(xiàn)的向后兼容性。

AIB在封裝方面是不可知的。盡管英特爾使用EMIB來連接，但臺(tái)積電的晶圓上晶圓上芯片（CoWoS）技術(shù)也可以搭載AIB。

英特爾成為由Linux基金會(huì)托管的接口，處理器和系統(tǒng)通用硬件聯(lián)盟（CHIPS）聯(lián)盟的成員，以貢獻(xiàn)AIB許可證作為開源標(biāo)準(zhǔn)。這個(gè)想法是為了鼓勵(lì)行業(yè)采用，并促進(jìn)配備AIB的小芯片庫。

Foveros在第三維上提高密度,將SoC分解為可重用的IP塊并將其與高密度橋接器水平集成是Intel計(jì)劃利用制造效率并繼續(xù)擴(kuò)展性能的方法之一。根據(jù)公司的封裝技術(shù)路線圖，下一步要進(jìn)行的工作涉及使用細(xì)間距的微型凸臺(tái)將die彼此面對(duì)面地堆疊在一起。英特爾稱之為Foveros的這種三維方法可縮短die之間的距離，并使用較少的功率移動(dòng)數(shù)據(jù)。英特爾的EMIB技術(shù)的額定值為大約0.50 pJ /位，而Foveros的額定值為0.15 pJ /位。

Lakefield是第一款基于Foveros 3D裸片堆疊的產(chǎn)品，在計(jì)算裸片（10nm）下包括一個(gè)基礎(chǔ)裸片（22FFL），所有這些均由堆疊式封裝內(nèi)存所構(gòu)成。

Foveros允許英特爾為其堆棧的每一層選擇最佳的處理技術(shù)。Foveros的第一個(gè)實(shí)現(xiàn)（代號(hào)為Lakefield）將處理核心，內(nèi)存控制和圖形塞入以10nm制造的芯片中。該小芯片位于基本芯片的頂部，該芯片包含您通常在平臺(tái)控制器中樞中找到的功能（音頻，存儲(chǔ)，PCIe等），該功能以14nm低功耗工藝制造。

(素材：chinaaet和ttic.如涉版權(quán)請(qǐng)聯(lián)系刪除）