1 M點FFT分析中可以看出，在低于-111 dBc下具備不錯的失真性能，在1 kHz輸入頻率下，10 kHz至200 kHz頻段內(nèi)出現(xiàn)最大雜散。噪聲約為-146 dBFS。

對傳統(tǒng)的AD1862進行測試，結(jié)果顯示頻率行為略微不同。在差分配置下，兩個20位DAC的時鐘速度約為500 kSPS，在1.130566 kHz下，本底噪聲為-151 dBFS，正弦輸出水平為12 V p-p時的THD為-104.5 dB。在AD4020 Nyquist帶寬（806 kHz）下，SFDR接近106 dB，受三階諧波限制。DAC重構(gòu)濾波器基于兩個AD743 <https://www.analog.com/en/products/ad743.html> 低噪聲FET放大器，與AD1955評估板中的濾波器一樣，屬于三階濾波器，但是-3 dB時的截止頻率為35 kHz。

基于DDS的生成器需要采用不錯的濾波器，支持在約250 kHz下實現(xiàn)大于100 dB衰減，以生成達到25 kHz CW信號頻率范圍的直流。這可以使用六階切比雪夫濾波器實現(xiàn)，甚至使用用于顯示出色帶內(nèi)平坦度的六階巴特沃茲低通濾波器實現(xiàn)。濾波器階將被最小化，以限制模擬級的數(shù)量和問題點，例如噪聲和失真。

機械手視覺系統(tǒng)外圍電路設(shè)計攻略,I\O 口：DSP 的數(shù)字I/O 口模塊具有控制專用I/O 和復(fù)用引腳的功能，可以輸出輸入高低電平信號，根據(jù)其功能將其設(shè)計成開關(guān)量輸出，輸入，并用其控制繼電器，作為控的開關(guān)。開關(guān)量輸入只要用電阻分壓即可，開關(guān)量輸出使用光耦隔離，用的光耦PC817，比較適合DSP 使用。當DSP 輸出高電平時繼電器吸合，CNETA1 和CNETA2 兩腳導(dǎo)通繼電器電路.

繼電器QEP 電路：DSP 的每個時間管理器都有一個正交編碼器脈沖(QEP)電路。當QEP電路被使能時可以對CAP1/QEP1 和CAP2/QEP2(對于EVA 模塊)引腳上的正交編碼輸入脈沖進行解碼和計數(shù)。正交編碼脈沖電路可用于連接光電編碼器以獲得旋轉(zhuǎn)機械的位置和速率。

伺服電機控制器需要使用QEP 電路，由于一個伺服電機控制器需要控制4 臺伺服電機，所以碼盤信號使用74153 芯片選擇輸入，同時碼盤的每路信號都有正負兩根線通過運放放大后再到74153 選擇后輸入DSP.

芯片都是2D平面堆疊的，隨著芯片數(shù)量的增多，占用的面積越來越大，不利于提高集成度。關(guān)于3D芯片封裝，就是將芯片從平面堆疊變成了垂直堆疊，類似搭積木那樣一層層疊加，減少了芯片面積，提高了集成度。

衡量一個芯片封裝技術(shù)先進與否的重要指標是：芯片面積與封裝面積之比，這個比值越接近1越好，封裝時主要考慮的因素：

芯片面積與封裝面積之比，為提高封裝效率，盡量接近1：1。

引腳要盡量短以減少延遲，引腳間的距離盡量遠，以保證互不干擾，提高性能。

基于散熱的要求，封裝越薄越好。

在三星推出X－Cube時，全球主要的三家半導(dǎo)體代工廠均已經(jīng)擁有3D或2．5D的封裝技術(shù)了。前有臺積電的CoWoS，Intel的Foveros，現(xiàn)在三星也公布了自家的3D封裝技術(shù)X－Cube。顯而易見的是，未來我們買到的電子產(chǎn)品中，使用3D封裝技術(shù)的芯片比例會越來越高。