隨著今后5G的迅速普及，預(yù)計(jì)不僅智能手機(jī)和智能手表，智能耳機(jī)和智能眼鏡等可穿戴電子產(chǎn)品的市場(chǎng)將會(huì)進(jìn)一步擴(kuò)大。

隨著智能手機(jī)性能的日趨提高，要求在基板狹小的空間能安裝更多的零件，因此對(duì)零件的小型化需求日益提高。智能手表等其他可穿戴電子產(chǎn)品也在加速小型化和超薄化，對(duì)零件的小型化和超薄化的要求也越來(lái)越高。

針對(duì)這種市場(chǎng)需求，我司研發(fā)出新型超小型輕觸開(kāi)關(guān)。隨著該產(chǎn)品的推出，我們將為智能手機(jī)和可穿戴設(shè)備實(shí)現(xiàn)進(jìn)一步性能提升，進(jìn)一步小型化和超薄化做出貢獻(xiàn)。

正確的電源穩(wěn)態(tài)直流精度的計(jì)算公式如下：

電源直流穩(wěn)態(tài)精度 =器件輸出精度(這里要求全溫度，全負(fù)載時(shí)的精度，很多器件手冊(cè)只給出典型值，因此要小心)+ 紋波 + 外部反饋電阻精度引入的誤差。

高精度電源對(duì)減低 FPGA 功耗的作用

我們舉一個(gè)例子，一個(gè) FPGA 推薦的典型工作電壓為 0.85V，最高工作電壓為 0.88V，最低工作電壓為 0.82V， 假設(shè)供電 DC-DC 實(shí)際穩(wěn)態(tài)直流精度是±30mV ，那么 DC-DC 必須正好工作在 0.85V，如果電壓更低，就會(huì)低于 FPGA 對(duì)電壓下限的要求。

高端FPGA不再只是需要兩個(gè)電源軌用于內(nèi)核和I/O單元以及可能第三個(gè)電源軌用于輔助功能，而是要求十個(gè)以上的外部驅(qū)動(dòng)電源軌。

SRAM單元可能要求比內(nèi)部邏輯門稍微高一點(diǎn)的電壓，以確�？煽康娜俟ぷ鳎瑫r(shí)還需較低的電壓用于待機(jī)模式。工業(yè)標(biāo)準(zhǔn)會(huì)防止不同的I/O單元共享相同的電源軌，從而增加所需的電源軌數(shù)量，因?yàn)樗鼈兛赡軐⒉煌腎/O單元和物理收發(fā)接口鎖定到具有不同電源噪聲極限和電壓值的不同電源。

以太網(wǎng)工作時(shí)的I/O電壓可能不同于I2C總線。一種是板上總線，另一種是外部總線，但兩者都可以用FPGA實(shí)現(xiàn)。減少抖動(dòng)或提高敏感電路(如低噪聲放大器、鎖相環(huán)、收發(fā)器和精密模擬電路)的噪聲余量，也可能增加對(duì)更多電源軌的需求，因?yàn)樗鼈儫o(wú)法與較高噪聲元件共享相同的電源軌，即使它們工作在相同的電壓。