電路的輸入可選源終端電阻和共模電壓
發(fā)布時間:2020/10/29 13:20:21 訪問次數(shù):808
由于使用CML驅動器采用的接口通常是串行接口,引腳數(shù)的增加與CMOS或LVDS相比要少得多(在CMOS或LVDS中傳輸?shù)臄?shù)據(jù)是并行數(shù)據(jù),需要的引腳數(shù)多得多)。
CML驅動器用于串行數(shù)據(jù)接口,因此,所需引腳數(shù)要少得多。為用于具有JESD204接口或類似數(shù)據(jù)輸出的轉換器的典型CML驅動器。顯示了CML驅動器典型架構的一般情況。其顯示可選源終端電阻和共模電壓。電路的輸入可將開關驅動至電流源,電流源則將適當?shù)倪壿嬛凋寗又羶蓚輸出端。
典型CML輸出驅動器,CML驅動器類似于LVDS驅動器,以恒定電流模式工作。這也使得CML驅動器在功耗方面具備一定優(yōu)勢。在恒定電流模式下工作需要較少的輸出引腳,總功耗會降低。與LVDS一樣,CML也需要負載端接、單端阻抗為50 Ω的受控阻抗傳輸線路,以及100 Ω的差分阻抗。驅動器本身也可能具有端接,對因高帶寬信號靈敏度引起的信號反射有所幫助。
對采用JESD204標準的轉換器而言,差分和共模電平均存在不同規(guī)格,具體取決于工作速度。工作速度高達6.375 Gbps,差分電平標稱值為800 mV,共模電平約為1.0 V。在高于6.375 Gbps且低于12.5 Gbps的速度下工作時,差分電平額定值為400 mV,共模電平仍約為1.0 V。
隨著轉換器速度和分辨率增加,CML輸出需要合適類型的驅動器提供必要速度,以滿足各種應用中轉換器的技術需求。
每種數(shù)字輸出驅動器都有時序關系,需要密切監(jiān)控。由于CMOS和LVDS有多種數(shù)據(jù)輸出,因此必須注意信號的路由路徑,以盡量減小偏斜。如果差別過大,可能就無法在接收器上實現(xiàn)合適的時序。
時鐘信號也需要通過路由傳輸,并與數(shù)據(jù)輸出保持一致。時鐘輸出和數(shù)據(jù)輸出之間的路由路徑也必須格外注意,以確保偏斜不會太大。
在切換邏輯狀態(tài)時不太可能會出現(xiàn)問題。如果有許多CMOS驅動器同時切換,電源電壓可能會下降,將正確的邏輯值驅動到接收器時會出現(xiàn)問題。LVDS驅動器會保持在恒定電流水平,這一特別問題就不會發(fā)生。此外,由于采用了差分信號,LVDS驅動器本身對共模噪聲的耐受能力也較強。CML驅動器具有和LVDS同樣的優(yōu)勢。這些驅動器也有恒定水平的電流,但和LVDS不同的是,由于數(shù)據(jù)為串行,所需電流值較小。由于也采用了差分信號,CML驅動器同樣對共模噪聲具有良好的耐受能力。
隨著轉換器技術的發(fā)展,速度和分辨率不斷增加,數(shù)字輸出驅動器也不斷演變發(fā)展,以滿足數(shù)據(jù)傳輸需求。隨著轉換器中的數(shù)字輸出接口轉換為串行數(shù)據(jù)傳輸,CML輸出越來越普及。目前的設計中仍然會用到CMOS和LVDS數(shù)字輸出。每種數(shù)字輸出都有最適合的應用。每種輸出都面臨著挑戰(zhàn),必須考慮到一些設計問題,且各有所長。在采樣速度小于200 Msps的轉換器中,CMOS仍然是一種合適的技術。
當采樣速率增加到200 MSPS以上時,與CMOS相比,LVDS在許多應用中更加可行。為了進一步增加效率、降低功耗、減小封裝尺寸,CML驅動器可與JESD204之類的串行數(shù)據(jù)接口配合使用。
(素材來源:eccn和21ic和ttic.如涉版權請聯(lián)系刪除。特別感謝)
由于使用CML驅動器采用的接口通常是串行接口,引腳數(shù)的增加與CMOS或LVDS相比要少得多(在CMOS或LVDS中傳輸?shù)臄?shù)據(jù)是并行數(shù)據(jù),需要的引腳數(shù)多得多)。
CML驅動器用于串行數(shù)據(jù)接口,因此,所需引腳數(shù)要少得多。為用于具有JESD204接口或類似數(shù)據(jù)輸出的轉換器的典型CML驅動器。顯示了CML驅動器典型架構的一般情況。其顯示可選源終端電阻和共模電壓。電路的輸入可將開關驅動至電流源,電流源則將適當?shù)倪壿嬛凋寗又羶蓚輸出端。
典型CML輸出驅動器,CML驅動器類似于LVDS驅動器,以恒定電流模式工作。這也使得CML驅動器在功耗方面具備一定優(yōu)勢。在恒定電流模式下工作需要較少的輸出引腳,總功耗會降低。與LVDS一樣,CML也需要負載端接、單端阻抗為50 Ω的受控阻抗傳輸線路,以及100 Ω的差分阻抗。驅動器本身也可能具有端接,對因高帶寬信號靈敏度引起的信號反射有所幫助。
對采用JESD204標準的轉換器而言,差分和共模電平均存在不同規(guī)格,具體取決于工作速度。工作速度高達6.375 Gbps,差分電平標稱值為800 mV,共模電平約為1.0 V。在高于6.375 Gbps且低于12.5 Gbps的速度下工作時,差分電平額定值為400 mV,共模電平仍約為1.0 V。
隨著轉換器速度和分辨率增加,CML輸出需要合適類型的驅動器提供必要速度,以滿足各種應用中轉換器的技術需求。
每種數(shù)字輸出驅動器都有時序關系,需要密切監(jiān)控。由于CMOS和LVDS有多種數(shù)據(jù)輸出,因此必須注意信號的路由路徑,以盡量減小偏斜。如果差別過大,可能就無法在接收器上實現(xiàn)合適的時序。
時鐘信號也需要通過路由傳輸,并與數(shù)據(jù)輸出保持一致。時鐘輸出和數(shù)據(jù)輸出之間的路由路徑也必須格外注意,以確保偏斜不會太大。
在切換邏輯狀態(tài)時不太可能會出現(xiàn)問題。如果有許多CMOS驅動器同時切換,電源電壓可能會下降,將正確的邏輯值驅動到接收器時會出現(xiàn)問題。LVDS驅動器會保持在恒定電流水平,這一特別問題就不會發(fā)生。此外,由于采用了差分信號,LVDS驅動器本身對共模噪聲的耐受能力也較強。CML驅動器具有和LVDS同樣的優(yōu)勢。這些驅動器也有恒定水平的電流,但和LVDS不同的是,由于數(shù)據(jù)為串行,所需電流值較小。由于也采用了差分信號,CML驅動器同樣對共模噪聲具有良好的耐受能力。
隨著轉換器技術的發(fā)展,速度和分辨率不斷增加,數(shù)字輸出驅動器也不斷演變發(fā)展,以滿足數(shù)據(jù)傳輸需求。隨著轉換器中的數(shù)字輸出接口轉換為串行數(shù)據(jù)傳輸,CML輸出越來越普及。目前的設計中仍然會用到CMOS和LVDS數(shù)字輸出。每種數(shù)字輸出都有最適合的應用。每種輸出都面臨著挑戰(zhàn),必須考慮到一些設計問題,且各有所長。在采樣速度小于200 Msps的轉換器中,CMOS仍然是一種合適的技術。
當采樣速率增加到200 MSPS以上時,與CMOS相比,LVDS在許多應用中更加可行。為了進一步增加效率、降低功耗、減小封裝尺寸,CML驅動器可與JESD204之類的串行數(shù)據(jù)接口配合使用。
(素材來源:eccn和21ic和ttic.如涉版權請聯(lián)系刪除。特別感謝)
上一篇:低壓差分信號和電流模式邏輯