晶體管在切換電子信號(hào)時(shí)的動(dòng)態(tài)功率消耗與電容成正比，它們才可以在速度更快的同時(shí)，做到更加省電。這就是為什么當(dāng)制程工藝提升后，芯片的性能和能效都能實(shí)現(xiàn)跨越。

當(dāng)柵極寬度逼近20nm時(shí)，柵極對(duì)電流控制能力急劇下降，漏電率相應(yīng)提高，對(duì)生產(chǎn)工藝的難度要求也上了一個(gè)臺(tái)階，而工藝?yán)^續(xù)微縮，硅晶體管的尺寸縮小到一定程度（業(yè)內(nèi)認(rèn)為小于10nm）時(shí)會(huì)產(chǎn)生量子效應(yīng)，導(dǎo)致晶體管的特性將更加難以控制，這時(shí)候?qū)τ谛酒闹圃焐a(chǎn)難度顯然成倍增長(zhǎng)。

高通推出驍龍835，采用10nm FinFET工藝節(jié)點(diǎn)的移動(dòng)平臺(tái)，為用戶打造了突破性的性能和出色的能效表現(xiàn)。并在2018年的旗艦產(chǎn)品驍龍845移動(dòng)平臺(tái)上延續(xù)了領(lǐng)先的性能體驗(yàn)。

主要特性和優(yōu)勢(shì)額定峰值脈沖功率：PTVS系列，PPPM = 400 W（3.3 V時(shí)為350 W）：MMBZ系列，PPPM = 24，最高40 W與采用相同或相似封裝的產(chǎn)品相比，峰值脈沖功率翻倍采用小型塑料封裝SOD123W/高度極低(2.7x1.7x1 mm)與SMA封裝相比，電路板空間減少50%PTVS的反向關(guān)態(tài)電壓范圍：VRWM = 3.3-64 V (MMBZ)：VRWM = 8.5-26 V與SMA封裝相比，高度降低50%符合AEC-Q101標(biāo)準(zhǔn)極低泄漏電流

Adreno 630配置了4個(gè)著色器核心（shader cores），通過硬連線加速邏輯來提升其性能，這種邏輯比可編程內(nèi)核更為緊湊，因此可以在更小的面積上實(shí)現(xiàn)更高的性能。我們前面說到，面積更小，能效比更好，根據(jù)國(guó)外著名芯片級(jí)拆解機(jī)構(gòu)TechInsightsAdreno的研究，Adreno? 630的芯片面積只有10.11平方毫米，優(yōu)于市場(chǎng)上其他產(chǎn)品。

隨著移動(dòng)終端芯片制程工藝的進(jìn)化、提高，對(duì)移動(dòng)處理平臺(tái)的玩家們?cè)诩夹g(shù)功底和資金投入方面的考驗(yàn)也越來越大，而高通憑借其在制程工藝、連接、GPU等方面的領(lǐng)先，無疑令其在后續(xù)的競(jìng)爭(zhēng)中占據(jù)更多優(yōu)勢(shì)，也讓人期待他們?cè)谙乱淮苿?dòng)平臺(tái)上面的表現(xiàn)。其實(shí)智能手機(jī)，或者說其他移動(dòng)終端，性能過剩都是偽命題，硬件上不斷突破，軟件生態(tài)才能逐漸形成，兩者互相促進(jìn)的能量才能最大化釋放。未來是萬物互連，萬物智能的時(shí)代，而高通提供的這系基礎(chǔ)技術(shù)和產(chǎn)品，將成為這個(gè)時(shí)代不可或缺的“水電煤”。