流水線型ADC產(chǎn)品MSPS采樣速率
發(fā)布時間:2020/11/3 23:25:31 訪問次數(shù):934
TLP5214A用于變頻器應用的電路實例說明過電流保護和熱設計的設計指南特點高度集成4.0A輸出電流IGBT柵極驅(qū)動光耦內(nèi)置IGBT非飽和檢測功能、主動鏡像鉗位功能和故障信號反饋功能最大限度減少電路設計工作量、元件數(shù)量和PCB面積寬的工作溫度范圍:-40至110℃隔離電壓:5000Vrms(最小值)
流水線模數(shù)轉(zhuǎn)換器的第一級所需要的精度要求最高,也可以說它決定著整個流水線模數(shù)轉(zhuǎn)換器的精度。在第一級之后的各級可以逐級減小精度要求而基本不會影響整體的精度。所以,流水線的各級尺寸通常會被設計成逐級減小形式,其目的是降低功率消耗和節(jié)省芯片面積。
管道ADC優(yōu)點
用到的器件數(shù)目與轉(zhuǎn)換位數(shù)成正比,功耗得到了限制;
通過數(shù)字校正電路實現(xiàn)了較高的精度,但對所用到的功能電路的性能要求不高;
每一級的冗余位優(yōu)化了重疊誤差的糾正。每一級具有各自獨立的采樣放大器,前一級電路的采?梢葬尫懦鰜碛米犹幚硐乱淮蔚牟蓸,因此允許流水線各級同時對多個采樣進行處理;
速度更高,價格更低,設計時間更少,難度更小;
模擬信號要經(jīng)過多級轉(zhuǎn)換,但模擬信號之間為并行處理,可達到高的轉(zhuǎn)換速度:
很少有比較器進入亞穩(wěn)態(tài),從根本上消除了火花碼和溫度計氣泡。
管道ADC缺點
復雜的基準電路和偏置結構;
輸入信號必須穿過數(shù)級電路,造成流水線延遲;
同步所有輸出需要嚴格的鎖存定時;
對工藝缺陷比較敏感,會影響增益非線性、失調(diào)以及其他參數(shù);
與其他轉(zhuǎn)換器相比,對印制線路板布線更敏感。

管道ADC稱為流水線ADC,流水線結 構中各模數(shù)轉(zhuǎn)換級處于并行工作狀態(tài),提高了轉(zhuǎn)換速率;如果要增加A/D轉(zhuǎn)換的分辨率,只需在流水線結構級聯(lián)更多的轉(zhuǎn)換級,芯片面積和功耗是隨著分辨率的增加而線性增加的,與全并行結構相比,在高精度的應用中會明顯地減少芯片面積和降低功耗;
由于使用了輸入采樣保持電路,能精確地對高頻信號進行采樣,并且由于級間放大器的增益大于1,后級的非線性效應會被前級的增益所衰減;通過采用冗余自校正設計,可以把電路非理想因素對線性的影響減到最小。
它與其他高速結構相比更適合用于高分辨率ADC。

(素材來源:21ic和ttic.如涉版權請聯(lián)系刪除。特別感謝)
TLP5214A用于變頻器應用的電路實例說明過電流保護和熱設計的設計指南特點高度集成4.0A輸出電流IGBT柵極驅(qū)動光耦內(nèi)置IGBT非飽和檢測功能、主動鏡像鉗位功能和故障信號反饋功能最大限度減少電路設計工作量、元件數(shù)量和PCB面積寬的工作溫度范圍:-40至110℃隔離電壓:5000Vrms(最小值)
流水線模數(shù)轉(zhuǎn)換器的第一級所需要的精度要求最高,也可以說它決定著整個流水線模數(shù)轉(zhuǎn)換器的精度。在第一級之后的各級可以逐級減小精度要求而基本不會影響整體的精度。所以,流水線的各級尺寸通常會被設計成逐級減小形式,其目的是降低功率消耗和節(jié)省芯片面積。
管道ADC優(yōu)點
用到的器件數(shù)目與轉(zhuǎn)換位數(shù)成正比,功耗得到了限制;
通過數(shù)字校正電路實現(xiàn)了較高的精度,但對所用到的功能電路的性能要求不高;
每一級的冗余位優(yōu)化了重疊誤差的糾正。每一級具有各自獨立的采樣放大器,前一級電路的采保可以釋放出來用子處理下一次的采樣,因此允許流水線各級同時對多個采樣進行處理;
速度更高,價格更低,設計時間更少,難度更小;
模擬信號要經(jīng)過多級轉(zhuǎn)換,但模擬信號之間為并行處理,可達到高的轉(zhuǎn)換速度:
很少有比較器進入亞穩(wěn)態(tài),從根本上消除了火花碼和溫度計氣泡。
管道ADC缺點
復雜的基準電路和偏置結構;
輸入信號必須穿過數(shù)級電路,造成流水線延遲;
同步所有輸出需要嚴格的鎖存定時;
對工藝缺陷比較敏感,會影響增益非線性、失調(diào)以及其他參數(shù);
與其他轉(zhuǎn)換器相比,對印制線路板布線更敏感。

管道ADC稱為流水線ADC,流水線結 構中各模數(shù)轉(zhuǎn)換級處于并行工作狀態(tài),提高了轉(zhuǎn)換速率;如果要增加A/D轉(zhuǎn)換的分辨率,只需在流水線結構級聯(lián)更多的轉(zhuǎn)換級,芯片面積和功耗是隨著分辨率的增加而線性增加的,與全并行結構相比,在高精度的應用中會明顯地減少芯片面積和降低功耗;
由于使用了輸入采樣保持電路,能精確地對高頻信號進行采樣,并且由于級間放大器的增益大于1,后級的非線性效應會被前級的增益所衰減;通過采用冗余自校正設計,可以把電路非理想因素對線性的影響減到最小。
它與其他高速結構相比更適合用于高分辨率ADC。

(素材來源:21ic和ttic.如涉版權請聯(lián)系刪除。特別感謝)