采用JESD204接口的CML中，還必須注意數(shù)字輸出之間的路由路徑。需要管理的數(shù)據(jù)輸出大大減少，因此，這一任務(wù)比較容易完成，但也不能完全忽略。這種情況下，由于時鐘內(nèi)置于數(shù)據(jù)中，因此無需擔心數(shù)據(jù)輸出和時鐘輸出之間的時序偏斜。但是，必須注意，接收器中要有合適的時鐘和數(shù)據(jù)恢復(fù)(CDR)電路。

CMOS和LVDS的建立和保持時間。數(shù)據(jù)輸出必須在時鐘邊沿躍遷之前的充足時間內(nèi)驅(qū)動到適當?shù)倪壿嫚顟B(tài)，并且必須在時鐘邊沿躍遷之后以這種邏輯狀態(tài)維持充足時間。這可能會受到數(shù)據(jù)輸出和時鐘輸出之間偏斜的影響，因此，保持良好的時序關(guān)系非常重要。由于具有較低信號擺幅和差分信號，LVDS相比CMOS具有一定優(yōu)勢。

制造商:Analog Devices Inc.產(chǎn)品種類:數(shù)模轉(zhuǎn)換器- DACRoHS: 系列:分辨率:12 bit采樣比:40 kS/s通道數(shù)量:1 Channel穩(wěn)定時間:18 us接口類型:Serial電源電壓-最大:5.5 V電源電壓-最小:2.7 V最小工作溫度:- 40 C最大工作溫度:+ 85 C安裝風格:SMD/SMT封裝 / 箱體:TSSOP-24封裝:Cut Tape封裝:MouseReel封裝:Reel轉(zhuǎn)換器數(shù)量:1 Converter商標:Analog Devices參考類型:External, Internal濕度敏感性:YesPd-功率耗散:158 mW產(chǎn)品類型:DACs - Digital to Analog Converters1000子類別:Data Converter ICs單位重量:212 mg

轉(zhuǎn)換器數(shù)字輸出接口的最新趨勢是使用具有電流模式邏輯(CML)輸出驅(qū)動器的串行接口。通常，高分辨率(≥14位)、高速(≥200 Msps)和需要小型封裝與低功耗的轉(zhuǎn)換器會使用這些類型的驅(qū)動器。CML輸出驅(qū)動器用在JESD204接口，這種接口目前用于最新轉(zhuǎn)換器。

采用具有JESD204接口的CML驅(qū)動器后，轉(zhuǎn)換器輸出端的數(shù)據(jù)速率可達12 Gbps(當前版本JESD204B規(guī)格)。此外，需要的輸出引腳數(shù)也會大幅減少。時鐘內(nèi)置于8b/10b編碼數(shù)據(jù)流，因此無需傳輸獨立時鐘信號。數(shù)據(jù)輸出引腳數(shù)量也得以減少，最少只需兩個。