CFW32C7UL 系列的AES模塊可完成標(biāo)準(zhǔn)AES加解密運(yùn)算和AES-CM、AES-F8加密運(yùn)算。標(biāo)準(zhǔn)AES算法即AES標(biāo)準(zhǔn)（FIPS-197）中規(guī)定的算法。AES-CM和AES-F8算法在The Secure Real-time Transport Protocol（SRTP）中有詳細(xì)說(shuō)明，這兩種算法均以標(biāo)準(zhǔn)AES算法為基礎(chǔ)，并對(duì)標(biāo)準(zhǔn)AES算法進(jìn)行迭代運(yùn)用。

AES模塊中的標(biāo)準(zhǔn)AES算法除了支持CPU輸入輸出外，還支持DMA輸入和DMA輸出，而AES-CM、AES-F8只支持DMA輸出。

CFW32C7UL AES分組算法的使用

開(kāi)發(fā)模式一：裸機(jī)SDK，目前CFW32C7UL系列裸機(jī)SDK支持AES-CM, AES-F8，以及標(biāo)準(zhǔn)的AES加解密方式。其中AES-CM和AES-F8只支持加密，不支持解密。標(biāo)準(zhǔn)的AES方式支持加密和解密。

在 W_1 所在的內(nèi)核里，內(nèi)核寬內(nèi)核高通道的全部像素需要與特征相乘，然后加總成一個(gè)輸出像素。在同一層，每個(gè)權(quán)重內(nèi)核共享同樣的特征圖。兩個(gè)被打包的權(quán)重需要來(lái)自兩個(gè)不同的權(quán)重內(nèi)核。每一步中當(dāng)權(quán)重內(nèi)核滑移到特征圖上時(shí)，對(duì)應(yīng)的特征數(shù)據(jù)就需要與該權(quán)重內(nèi)核相乘。一個(gè) DSP48 塊中的兩個(gè)特征應(yīng)來(lái)自同一特征圖里的不同滑動(dòng)窗口。

模型量化與性能仿真量化感知訓(xùn)練中使用的 CV 任務(wù)。這些任務(wù)包括圖像分類、姿態(tài)估計(jì)、2D 檢測(cè)、3D 檢測(cè)、語(yǔ)義分割和多任務(wù)。

在完成 ImageNet 分類數(shù)據(jù)集上的實(shí)驗(yàn)后得到如下結(jié)果。網(wǎng)絡(luò)包括 ResNet50-V1、ResNet50-V2。在所有實(shí)驗(yàn)中，數(shù)據(jù)集均從浮點(diǎn)模型進(jìn)行微調(diào)。所有偏差參數(shù)都量化到 8 位。

基準(zhǔn)分類模型的結(jié)果。它體現(xiàn)了這種方法的有效性。具體對(duì) ResNet50V1 而言，4 位 XDPU 解決方案與 8 位 XDPU 解決方案在前 1 精度上的差距僅有 1.4%，在前 5 精度上的差距僅有 0.9%。

4 位激活參數(shù)和 4 位權(quán)重參數(shù) (4A4W) 全流程硬件友好型量化解決方案可實(shí)現(xiàn)更優(yōu)異的精度/資源權(quán)衡取舍。本白皮書介紹了在 Zynq® UltraScale+™ MPSoC 和 Zynq-7000 SoC 系列（16nm 和 28nm）上面向 CNN 4 位 XDPU 實(shí)現(xiàn)的低精度加速器。這種加速器通過(guò)高效地映射卷積計(jì)算，充分發(fā)揮其 DSP 功能。這種解決方案可提供優(yōu)于 XDPU 兩倍的解決方案級(jí)性能。

在 ADAS 系統(tǒng)中執(zhí)行 2D 檢測(cè)任務(wù)時(shí)，這種實(shí)現(xiàn)方案能夠在 Zynq UltraScale+ MPSoC ZCU102 板上實(shí)現(xiàn) 230fps 的推斷速度，與 8 位 XDPU 相比性能提高 1.52 倍。在用于 ADAS 系統(tǒng)中的不同任務(wù)時(shí)，該解決方案可實(shí)現(xiàn)媲美全精度模型的結(jié)果。

企業(yè)日益重視基于 AI 的系統(tǒng)在數(shù)據(jù)中心、汽車、工業(yè)和醫(yī)療等領(lǐng)域中的產(chǎn)品化。這帶來(lái)了兩大挑戰(zhàn)：

AI 推斷需要完成的計(jì)算量成數(shù)量級(jí)增加，同時(shí)還要保持價(jià)格、功耗、時(shí)延和尺寸大小不變。AI 科學(xué)家繼續(xù)日復(fù)一日地在算法和模型上開(kāi)展創(chuàng)新，需要各種不同的硬件架構(gòu)提供最佳性能。