SDRAM架構(gòu)包含許多存儲單元，這些存儲單元組成行和列的二維陣列。要選擇某一個比特，需首先確定對應(yīng)的行，然后確定對應(yīng)的列。當(dāng)對應(yīng)的行開啟時，可以訪問多個列，從而提高連續(xù)讀/寫的速度并降低延遲。

為了增加字容量，存儲器使用多個陣列，這樣當(dāng)需要進(jìn)行一次讀/寫操作時，存儲器只需要尋址一次訪問每個陣列中的1個比特。

為了增加存儲器的整體容量，SDRAM的內(nèi)部結(jié)果還包含多個bank。這些bank互相交織，進(jìn)一步提高了性能，并可以獨立尋址。

當(dāng)需要執(zhí)行讀或?qū)懖僮鲿r，首先存儲器控制器發(fā)出ACTIVE命令，激活對應(yīng)的行和bank。操作執(zhí)行完畢后，PRECHARGE命令關(guān)閉一個或多個bank中的一個對應(yīng)的行。除非之前的行被關(guān)閉，否則無法打開新的行。

SDRAM的操作通過如下的控制信號實現(xiàn)：片選(CS)、數(shù)據(jù)屏蔽(DQM)、寫使能(WE)、行地址選通(RAS)和列地址選通(CAS)。后面的三個信號決定發(fā)出哪個命令，如下表所示：

SDRAM已發(fā)展了數(shù)代：最早的版本是單倍數(shù)據(jù)速率(SDR)型SDRAM，其內(nèi)部時鐘頻率和I/O速率相同。SDR型SDRAM一個時鐘周期只能讀或?qū)懸淮�，在開始下個操作之前必須等待當(dāng)前操作完成。

雙倍數(shù)據(jù)率(DDR)型SDRAM通過在兩個時鐘邊沿傳送數(shù)據(jù)，在不提高時鐘頻率的情況下使I/O傳送的速度加倍，從而實現(xiàn)了更大的帶寬。這是采用一種2n預(yù)讀取的架構(gòu)，其內(nèi)部數(shù)據(jù)路徑是外部總線寬度的兩倍，允許內(nèi)部頻率是外部傳送速度的一半。對于每個讀操作，可獲取2個外部字；而對于每個寫操作，兩個外部數(shù)據(jù)字在內(nèi)部合并，并在一個周期內(nèi)寫入。DDR1是一種真正的源同步設(shè)計，通過使用雙向數(shù)據(jù)選通在一個時鐘周期捕捉兩次數(shù)據(jù)。

Teledyne-e2v最近發(fā)布了第一款面向宇航應(yīng)用的耐輻射DDR4 SDRAM。DDR4T04G72是一款72比特4GB(32Gb)的存儲器，目標(biāo)I/O速度2400MT/s，有效帶寬153.6 Gbps（帶ECC）或172.8 Gbps(不帶ECC)。器件的封裝是緊湊的15x20x1.92mm的PBGA，包含391個焊球，間距0.8mm。這款器件可提供-55℃到+125℃和-40℃到+105℃兩種溫度范圍，其有鉛的版本經(jīng)過NASA Level 1和ESCC class 1的質(zhì)量認(rèn)證。將來也有計劃發(fā)布8GB(64Gb)的版本。

耐輻射DDR4T04G72, 4 GB DDR4存儲器,對于防輻射性能，DDR4T04G72的SEL閾值超過60.8 MeV.cm2/mg，SEU和SEFI的閾值分別是8.19和2.6 MeV.cm2/mg。

4GB DDR4T04G72是一款包含5個裸片的MCM，其中4個是1 GB(8 Gb)的存儲容量，512 Mb x 16 bits結(jié)構(gòu)，分為兩個組，每個組有4個bank。

(素材來源：eepw.如涉版權(quán)請聯(lián)系刪除。特別感謝）