SAR采樣電荷電容和數(shù)模轉(zhuǎn)換器陣列
發(fā)布時間:2020/11/15 18:33:54 訪問次數(shù):1091
增加2×0.54×18×1.516×232×2.5圖8顯示了使能分辨率提升特性時AD7380的SNR性能。實現(xiàn)的SNR性能超過100 dB。額外的2位分辨率提升改善了量化噪聲,導(dǎo)致SNR提高。分辨率提升是一種提高系統(tǒng)動態(tài)范圍而無需增加2位分辨率的成本的方法。此特性的缺點在于,串行端口接口(SPI) SCLK需要提供額
電機控制應(yīng)用利用光學(xué)編碼器來準確測量位置。編碼器的正弦和余弦輸出進行插值,并且必須同時捕獲。對于此類應(yīng)用,建議使用同步采樣SAR ADC,例如高吞吐速率AD7380。角位置θ由捕獲的正弦和余弦信號的反正切值獲得。當這些信號是理想信號時,結(jié)果是準確的。在實際應(yīng)用中,這些信號會受到噪聲的影響,導(dǎo)致讀數(shù)錯誤。這些偏差會導(dǎo)致編碼器的角位置出現(xiàn)誤差。
給定理想16位ADC,計算SNR,可獲得的最大SNR為98 dB。
SNR的最大改善幅度受ADC位數(shù)的限制,當過采樣率大于8時,SNR性能幾乎沒有提高。要獲得過采樣的好處,必須提高N分辨率,這就是AD7380分辨率提升特性的重要意義。
在AD7380 SAR ADC系列中,正常平均過采樣是在芯片內(nèi)實現(xiàn),最多可以收集32個平均樣本。只要使能此技術(shù),AD7380就會自動采集M個轉(zhuǎn)換樣本,然后輸出平均轉(zhuǎn)換結(jié)果。轉(zhuǎn)換結(jié)果是否可獲得取決于所采集的M個樣本,后者由AD7380系列的CONFIGURATION1寄存器中OSR位的過采樣率設(shè)置。當M個樣本轉(zhuǎn)換完成時,可讀取結(jié)果。
Σ-Δ ADC架構(gòu)依賴于以比目標帶寬高得多的速率對較小電荷進行采樣。它采集的樣本更多,但每次獲取的電荷更小。典型Σ-Δ ADC的過采樣范圍介于目標信號的32倍至1000倍之間。過采樣與噪聲整形(調(diào)制方案)相結(jié)合的結(jié)果將帶內(nèi)噪聲移到目標帶寬之外。移至更高帶寬的噪聲隨后通過數(shù)字濾波濾除。結(jié)果是目標帶寬中的噪聲更低且分辨率更高。Σ-Δ ADC的每次轉(zhuǎn)換結(jié)果都是較小但更頻繁的采樣事件所產(chǎn)生的。
SAR ADC利用逐次逼近來確定結(jié)果。SAR ADC通過逐步方法來確定數(shù)字表示的每個比特在單個采樣瞬間是什么。SAR采樣電荷再分配電容和數(shù)模轉(zhuǎn)換器(DAC)陣列。采樣數(shù)據(jù)與每個二進制加權(quán)電容陣列進行比較。二進制加權(quán)電容的總數(shù)決定了SAR ADC的位數(shù)或分辨率。轉(zhuǎn)換過程由高速內(nèi)部時鐘和容性DAC陣列控制,能夠快速轉(zhuǎn)換變化的信號。SAR ADC用于需要寬帶寬的數(shù)據(jù)采集系統(tǒng)。
增加2×0.54×18×1.516×232×2.5圖8顯示了使能分辨率提升特性時AD7380的SNR性能。實現(xiàn)的SNR性能超過100 dB。額外的2位分辨率提升改善了量化噪聲,導(dǎo)致SNR提高。分辨率提升是一種提高系統(tǒng)動態(tài)范圍而無需增加2位分辨率的成本的方法。此特性的缺點在于,串行端口接口(SPI) SCLK需要提供額
電機控制應(yīng)用利用光學(xué)編碼器來準確測量位置。編碼器的正弦和余弦輸出進行插值,并且必須同時捕獲。對于此類應(yīng)用,建議使用同步采樣SAR ADC,例如高吞吐速率AD7380。角位置θ由捕獲的正弦和余弦信號的反正切值獲得。當這些信號是理想信號時,結(jié)果是準確的。在實際應(yīng)用中,這些信號會受到噪聲的影響,導(dǎo)致讀數(shù)錯誤。這些偏差會導(dǎo)致編碼器的角位置出現(xiàn)誤差。
給定理想16位ADC,計算SNR,可獲得的最大SNR為98 dB。
SNR的最大改善幅度受ADC位數(shù)的限制,當過采樣率大于8時,SNR性能幾乎沒有提高。要獲得過采樣的好處,必須提高N分辨率,這就是AD7380分辨率提升特性的重要意義。
在AD7380 SAR ADC系列中,正常平均過采樣是在芯片內(nèi)實現(xiàn),最多可以收集32個平均樣本。只要使能此技術(shù),AD7380就會自動采集M個轉(zhuǎn)換樣本,然后輸出平均轉(zhuǎn)換結(jié)果。轉(zhuǎn)換結(jié)果是否可獲得取決于所采集的M個樣本,后者由AD7380系列的CONFIGURATION1寄存器中OSR位的過采樣率設(shè)置。當M個樣本轉(zhuǎn)換完成時,可讀取結(jié)果。
Σ-Δ ADC架構(gòu)依賴于以比目標帶寬高得多的速率對較小電荷進行采樣。它采集的樣本更多,但每次獲取的電荷更小。典型Σ-Δ ADC的過采樣范圍介于目標信號的32倍至1000倍之間。過采樣與噪聲整形(調(diào)制方案)相結(jié)合的結(jié)果將帶內(nèi)噪聲移到目標帶寬之外。移至更高帶寬的噪聲隨后通過數(shù)字濾波濾除。結(jié)果是目標帶寬中的噪聲更低且分辨率更高。Σ-Δ ADC的每次轉(zhuǎn)換結(jié)果都是較小但更頻繁的采樣事件所產(chǎn)生的。
SAR ADC利用逐次逼近來確定結(jié)果。SAR ADC通過逐步方法來確定數(shù)字表示的每個比特在單個采樣瞬間是什么。SAR采樣電荷再分配電容和數(shù)模轉(zhuǎn)換器(DAC)陣列。采樣數(shù)據(jù)與每個二進制加權(quán)電容陣列進行比較。二進制加權(quán)電容的總數(shù)決定了SAR ADC的位數(shù)或分辨率。轉(zhuǎn)換過程由高速內(nèi)部時鐘和容性DAC陣列控制,能夠快速轉(zhuǎn)換變化的信號。SAR ADC用于需要寬帶寬的數(shù)據(jù)采集系統(tǒng)。
熱門點擊
- 器件字線加速DDR4支持2.5V的電壓Vpp
- 磷酸鐵鋰電芯充滿電電壓電池內(nèi)阻
- 120dB動態(tài)范圍增強器高性能D類放大器
- 穩(wěn)壓電源的穩(wěn)壓性能放大器和阻抗變換器
- 950nm到1150nm光波段近紅外進行光譜
- V1、V2基極信號交替正偏和反偏
- 磁耦合諧振式無線電能傳輸系統(tǒng)
- ADC的采樣速率和分辨率電氣規(guī)格
- 閃光激光雷達飛行時間傳感器高度集成的片內(nèi)測量
- 30V直流低啟動電壓降低電路板
推薦技術(shù)資料
- 電源管理 IC (PMIC)&
- I2C 接口和 PmBUS 以及 OTP/M
- MOSFET 和柵極驅(qū)動器單
- 數(shù)字恒定導(dǎo)通時間控制模式(CO
- Power Management Buck/
- 反激變換器傳導(dǎo)和輻射電磁干擾分析和抑制技術(shù)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究