FPGA芯片構(gòu)架的低功耗低成本Quantum Matcher™技術(shù)
發(fā)布時間:2020/12/5 17:36:50 訪問次數(shù):1482
Synaptics多重生物特征融合引擎的識別結(jié)果取決于多個生物特征的認(rèn)證。因?yàn)橹讣y和面部特征必須同時滿足最低門檻要求才能完成認(rèn)證,因此提升整體系統(tǒng)安全性。融合引擎在降低個人身份認(rèn)證門檻的同時也保證高安全性,因此具備更好易用性。
Synaptics多重生物特征融合引擎由Synaptics SentryPoint™ 技術(shù)支持,為OEM廠商提供豐富、獨(dú)特且高度安全的身份認(rèn)證功能,包括支持PurePrint™ 防欺騙算法的Quantum Matcher™技術(shù)。PurePrint利用特有人工智能技術(shù)檢測指紋圖像,從而區(qū)分真假手指。面部識別同樣采用防欺騙工具,能夠同時檢測眨眼和頭部移動的多重組合動作。
標(biāo)準(zhǔn)包裝:1類別:連接器,互連器件家庭:卡邊緣連接器 - 邊緣板連接器系列:-包裝:托盤卡類型:非指定 - 雙邊公母:母頭位/盤/排數(shù):43針腳數(shù):86卡厚度:0.062"(1.57mm)排數(shù):2間距:0.100"(2.54mm)特性:-安裝類型:通孔,直角端接:焊接觸頭材料:銅鈹觸頭鍍層:金觸頭鍍層厚度:30μin(0.76μm)觸頭類型:環(huán)形波紋管顏色:-法蘭特性:-材料 - 絕緣:聚苯硫醚(PPS)工作溫度:-65°C ~ 150°C讀數(shù):雙
GAO是高云半導(dǎo)體為方便用戶設(shè)計(jì)推出的,并集成于云源Ⓡ軟件設(shè)計(jì)系統(tǒng)的在線分析工具,能夠幫助用戶更加便捷、靈活快速的進(jìn)行硬件電路設(shè)計(jì)分析、縮短驗(yàn)證時間,并鼓勵用戶實(shí)現(xiàn)設(shè)計(jì)創(chuàng)新。
云源Ⓡ軟件設(shè)計(jì)系統(tǒng)是專為高云半導(dǎo)體的FPGA芯片而配套的集成電路設(shè)計(jì)與實(shí)現(xiàn)工具。云源Ⓡ軟件針對高云FPGA芯片構(gòu)架的低功耗、低成本特點(diǎn)進(jìn)行了全面的優(yōu)化設(shè)計(jì),覆蓋了從HDL電路功能描述到FPGA位流(bit stream)的完整流程,包括了優(yōu)化設(shè)計(jì)、自動設(shè)計(jì)、圖形交互設(shè)計(jì)等功能,具有性能優(yōu)越、容易使用等特點(diǎn)。
Synaptics多重生物特征融合引擎的識別結(jié)果取決于多個生物特征的認(rèn)證。因?yàn)橹讣y和面部特征必須同時滿足最低門檻要求才能完成認(rèn)證,因此提升整體系統(tǒng)安全性。融合引擎在降低個人身份認(rèn)證門檻的同時也保證高安全性,因此具備更好易用性。
Synaptics多重生物特征融合引擎由Synaptics SentryPoint™ 技術(shù)支持,為OEM廠商提供豐富、獨(dú)特且高度安全的身份認(rèn)證功能,包括支持PurePrint™ 防欺騙算法的Quantum Matcher™技術(shù)。PurePrint利用特有人工智能技術(shù)檢測指紋圖像,從而區(qū)分真假手指。面部識別同樣采用防欺騙工具,能夠同時檢測眨眼和頭部移動的多重組合動作。
標(biāo)準(zhǔn)包裝:1類別:連接器,互連器件家庭:卡邊緣連接器 - 邊緣板連接器系列:-包裝:托盤卡類型:非指定 - 雙邊公母:母頭位/盤/排數(shù):43針腳數(shù):86卡厚度:0.062"(1.57mm)排數(shù):2間距:0.100"(2.54mm)特性:-安裝類型:通孔,直角端接:焊接觸頭材料:銅鈹觸頭鍍層:金觸頭鍍層厚度:30μin(0.76μm)觸頭類型:環(huán)形波紋管顏色:-法蘭特性:-材料 - 絕緣:聚苯硫醚(PPS)工作溫度:-65°C ~ 150°C讀數(shù):雙
GAO是高云半導(dǎo)體為方便用戶設(shè)計(jì)推出的,并集成于云源Ⓡ軟件設(shè)計(jì)系統(tǒng)的在線分析工具,能夠幫助用戶更加便捷、靈活快速的進(jìn)行硬件電路設(shè)計(jì)分析、縮短驗(yàn)證時間,并鼓勵用戶實(shí)現(xiàn)設(shè)計(jì)創(chuàng)新。
云源Ⓡ軟件設(shè)計(jì)系統(tǒng)是專為高云半導(dǎo)體的FPGA芯片而配套的集成電路設(shè)計(jì)與實(shí)現(xiàn)工具。云源Ⓡ軟件針對高云FPGA芯片構(gòu)架的低功耗、低成本特點(diǎn)進(jìn)行了全面的優(yōu)化設(shè)計(jì),覆蓋了從HDL電路功能描述到FPGA位流(bit stream)的完整流程,包括了優(yōu)化設(shè)計(jì)、自動設(shè)計(jì)、圖形交互設(shè)計(jì)等功能,具有性能優(yōu)越、容易使用等特點(diǎn)。