物理感知2D彈性壓縮架構(gòu)解決方案
發(fā)布時間:2020/12/7 22:24:56 訪問次數(shù):635
彈性壓縮:在自動測試模式生成(ATPG)期間,通過嵌入在解壓邏輯中的寄存器,按序控制多個掃描周期的關(guān)注數(shù)據(jù)位,確保壓縮比提高至400倍以上時,仍可保持滿意的故障覆蓋率。
嵌入式存儲器總線支撐:插入共享測試訪問總線,同一IP核中的多個嵌入式存儲器可全速執(zhí)行可編程存儲器內(nèi)建自測試(PMBIST)。該功能還包括針對鰭式場效應(yīng)晶體靜態(tài)隨機(jī)存儲器(FinFET SRAM)和汽車安全應(yīng)用的全新可編程軟件測試算法。
強(qiáng)大的通用腳本和集成調(diào)試環(huán)境:可測性設(shè)計(DFT)邏輯插入及ATPG功能采用全新、且標(biāo)準(zhǔn)統(tǒng)一的TCL腳本語言和調(diào)試環(huán)境,兼容Cadence Genus™ 綜合解決方案、Innovus™ 設(shè)計實現(xiàn)系統(tǒng)及Tempus™ 時序簽核解決方案。
標(biāo)準(zhǔn)包裝:20類別:繼電器家庭:功率繼電器,高于 2 A系列:HJ包裝:散裝繼電器類型:通用線圈類型:無鎖存線圈電流:75mA線圈電壓:12VDC觸頭外形:4PDT(4 C 型)額定接觸(電流):5A開關(guān)電壓:250VAC,125VDC - 最小值導(dǎo)通電壓(最大值):9.6 VDC關(guān)閉電壓(最小值):1.2 VDC工作時間:20ms釋放時間:20ms特性:-安裝類型:可插端子類型:插入式觸頭材料:銀(Ag)線圈功率:900 mW線圈電阻:160 歐姆工作溫度:-40°C ~ 70°C其它名稱:255-1687HJ4DC12V
全新Modus™測試解決方案。該方案助設(shè)計工程師將產(chǎn)品測試時間縮短最高三倍,從而降低生產(chǎn)測試成本,進(jìn)一步提高硅產(chǎn)品利潤率。新一代測試解決方案采用物理感知2D彈性壓縮架構(gòu),在不影響設(shè)計尺寸及布線的前提下使壓縮比高達(dá)400余倍。
針對測試設(shè)計過程中的挑戰(zhàn),Cadence® Modus測試解決方案采用以下創(chuàng)新功能:
2D壓縮:掃描壓縮邏輯可在晶片平面布局上構(gòu)成二維物理感知網(wǎng)格,從而提高壓縮比并縮短線長。在壓縮比為100倍的情況下,2D壓縮線長最高可比業(yè)內(nèi)現(xiàn)行掃描壓縮架構(gòu)縮短2.6倍。
(素材來源:eccn和ttic.如涉版權(quán)請聯(lián)系刪除。特別感謝)
彈性壓縮:在自動測試模式生成(ATPG)期間,通過嵌入在解壓邏輯中的寄存器,按序控制多個掃描周期的關(guān)注數(shù)據(jù)位,確保壓縮比提高至400倍以上時,仍可保持滿意的故障覆蓋率。
嵌入式存儲器總線支撐:插入共享測試訪問總線,同一IP核中的多個嵌入式存儲器可全速執(zhí)行可編程存儲器內(nèi)建自測試(PMBIST)。該功能還包括針對鰭式場效應(yīng)晶體靜態(tài)隨機(jī)存儲器(FinFET SRAM)和汽車安全應(yīng)用的全新可編程軟件測試算法。
強(qiáng)大的通用腳本和集成調(diào)試環(huán)境:可測性設(shè)計(DFT)邏輯插入及ATPG功能采用全新、且標(biāo)準(zhǔn)統(tǒng)一的TCL腳本語言和調(diào)試環(huán)境,兼容Cadence Genus™ 綜合解決方案、Innovus™ 設(shè)計實現(xiàn)系統(tǒng)及Tempus™ 時序簽核解決方案。
標(biāo)準(zhǔn)包裝:20類別:繼電器家庭:功率繼電器,高于 2 A系列:HJ包裝:散裝繼電器類型:通用線圈類型:無鎖存線圈電流:75mA線圈電壓:12VDC觸頭外形:4PDT(4 C 型)額定接觸(電流):5A開關(guān)電壓:250VAC,125VDC - 最小值導(dǎo)通電壓(最大值):9.6 VDC關(guān)閉電壓(最小值):1.2 VDC工作時間:20ms釋放時間:20ms特性:-安裝類型:可插端子類型:插入式觸頭材料:銀(Ag)線圈功率:900 mW線圈電阻:160 歐姆工作溫度:-40°C ~ 70°C其它名稱:255-1687HJ4DC12V
全新Modus™測試解決方案。該方案助設(shè)計工程師將產(chǎn)品測試時間縮短最高三倍,從而降低生產(chǎn)測試成本,進(jìn)一步提高硅產(chǎn)品利潤率。新一代測試解決方案采用物理感知2D彈性壓縮架構(gòu),在不影響設(shè)計尺寸及布線的前提下使壓縮比高達(dá)400余倍。
針對測試設(shè)計過程中的挑戰(zhàn),Cadence® Modus測試解決方案采用以下創(chuàng)新功能:
2D壓縮:掃描壓縮邏輯可在晶片平面布局上構(gòu)成二維物理感知網(wǎng)格,從而提高壓縮比并縮短線長。在壓縮比為100倍的情況下,2D壓縮線長最高可比業(yè)內(nèi)現(xiàn)行掃描壓縮架構(gòu)縮短2.6倍。
(素材來源:eccn和ttic.如涉版權(quán)請聯(lián)系刪除。特別感謝)
熱門點擊
- 26G赫茲的頻段5G毫米波性能和射頻技術(shù)
- 不同速率的時鐘pre-FFT數(shù)據(jù)緩沖器
- HiFi 3z DSP內(nèi)核1.3倍的語音和音
- Mentor的FloEFD前端裝載CFD技術(shù)
- VGS電壓范圍放寬ECU電源電路的解決方案
- PVDF壓電薄膜的等效電路雙頻譜MEMS加速
- 電氣隔離串口RXD和TXD以外的控制線
- MAX77958 USB-C PD控制器和M
- 低電壓電容免受電網(wǎng)電壓劇烈波動的影響
- Si823x三種輸入0.5和4安培峰值輸出電
推薦技術(shù)資料
- 自制智能型ICL7135
- 表頭使ff11CL7135作為ADC,ICL7135是... [詳細(xì)]
- 100A全集成電源模塊R
- Teseo-VIC6A GNSS車用精準(zhǔn)定位
- 高效先進(jìn)封裝工藝
- 模數(shù)轉(zhuǎn)換器 (Analog-to-Digit
- 集成模數(shù)轉(zhuǎn)換器(ADC)
- 128 通道20 位電流數(shù)字轉(zhuǎn)換器̴
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究