DRA604是德州儀器J5系列的入門(mén)級(jí)產(chǎn)品，采用ARM A8 CPU，配備128MB的DDR2 DRAM和128MB SLC NAND存儲(chǔ)器。之所以用這個(gè)很老的芯片是早期汽車(chē)座艙主要是收音和播放歌曲，為了能最大限度利用研發(fā)成果，奔馳仍然沿用最早的設(shè)計(jì)。

4065板的電路框架圖如上，調(diào)諧器方面都是NXP的產(chǎn)品，NXP也是幾乎壟斷了車(chē)載收音領(lǐng)域，通常都是三件套，包括AM/FM的SAF7751HN、HD RADIO的SAF3600和SDRAS模塊。以太網(wǎng)物理層是Microchip的KSZ8051。

通過(guò)與ADP1074完全集成實(shí)現(xiàn)正激拓?fù)涞耐秸?一種采用新型ADP1074的非常優(yōu)雅的電路設(shè)計(jì)。

為防范某些情況下(例如輸出電壓已預(yù)充電時(shí))負(fù)電流流過(guò)SR1和SR2開(kāi)關(guān)的風(fēng)險(xiǎn),同步整流未激活。兩個(gè)開(kāi)關(guān)的體二極管執(zhí)行整流。這樣便可防止開(kāi)關(guān)受損。利用ADP1074內(nèi)置的iCoupler?技術(shù),可實(shí)現(xiàn)無(wú)負(fù)電流流動(dòng)的安全操作。

新指令不是標(biāo)準(zhǔn)的RVV向量數(shù)學(xué)擴(kuò)展。 Kidwai將EdgeQ的ISA擴(kuò)展描述為一組“定制矢量指令，以實(shí)現(xiàn)低功耗的5G基礎(chǔ)架構(gòu)解決方案的高性能”。

創(chuàng)新方法將功耗從100W（使用基于Xeon的解決方案）降低到10W，幾乎所有工作都在EdgeQ SoC本身中完成。

在蜂窩塔的DU中，這意味著可以將單獨(dú)的硬件濃縮為機(jī)器學(xué)習(xí)加速，計(jì)時(shí)器同步，F(xiàn)EC加速，前端和中端傳輸以及將L1處理全部壓縮到單個(gè)EdgeQ SoC中，并且再次根據(jù)EdgeQ，將TCO降低了高達(dá)50％。