帶有HBM2的高端 FPGA為例，這個(gè)系列的FPGA集成了1~2個(gè)這樣的HBM2 Stack。兩個(gè)Stack之間是相互獨(dú)立的，各自有自己的地址空間。

每個(gè)Die都有獨(dú)立的兩個(gè)128bit的Channel，所以4個(gè)Die 8個(gè)通道就是1024bit的位寬，HBM2的頻率是900MHz，按DDR的方式訪問(wèn)，一個(gè)Stack總共帶寬是 900（MHz）x 2（DDR）x 1024（位寬）/8 = 230GB/s，兩個(gè)Stack最高可以到460GB/s的帶寬。

Achronix的Speedster 7t FPGA集成了8個(gè)GDDR6的硬核，每個(gè)GDDR6的硬核支持雙通道�？偟膸捠� 16Gbps x 16（位寬）x 2（通道）x 8（控制器）/8 = 512 GB/s，略高于帶HBM2的FPGA存儲(chǔ)器帶寬。

這樣做的目的是降低輸出緩沖器的共模輸入要求，并在實(shí)現(xiàn)良好性能的同時(shí)幫助保持低成本。為了對(duì)此進(jìn)行補(bǔ)償，輸出緩沖器一般采取2倍的非反相增益，盡管有時(shí)反饋電阻器通過(guò)數(shù)字控制實(shí)現(xiàn)不同增益。

此外，電阻串 DAC 還適用于可充分利用其固有單調(diào)特性的閉環(huán)控制系統(tǒng)等應(yīng)用，以及各種低成本應(yīng)用，在該應(yīng)用中 DAC 只為系統(tǒng)提供一些校準(zhǔn)特性。

柔性應(yīng)變測(cè)量裝置由多個(gè)應(yīng)變計(jì)和采集裝置組成。應(yīng)變計(jì)黏貼在藥柱表面不同位置，用于感應(yīng)應(yīng)變。采集裝置位于藥柱外部，可同時(shí)采集多路應(yīng)變量，并具有運(yùn)算、存儲(chǔ)、顯示和發(fā)送等功能。

采集裝置主要由電源模塊、控制器模塊、AD轉(zhuǎn)換模塊、存儲(chǔ)模塊、時(shí)鐘模塊、按鍵輸入模塊、串口通信模塊、USB 接口模塊、數(shù)據(jù)顯示模塊組成。

電源模塊實(shí)現(xiàn)電源濾波及轉(zhuǎn)換為系統(tǒng)中其他模塊及傳感器供電；控制器模塊采用FPGA 實(shí)現(xiàn)對(duì)系統(tǒng)整體運(yùn)行過(guò)程的控制，主要是對(duì)用戶指令的響應(yīng)以及其他功能模塊的控制.

(素材來(lái)源：eccn.如涉版權(quán)請(qǐng)聯(lián)系刪除。特別感謝）