DC-DC不僅僅能夠檢測(cè)分壓電阻網(wǎng)絡(luò)后面的開(kāi)路，還可以檢測(cè)VFB檢測(cè)網(wǎng)絡(luò)的開(kāi)路。

在這種情況下，為了提高系統(tǒng)的可靠性，當(dāng)FBH的電壓高于75V(VFBH(H))時(shí)，芯片會(huì)關(guān)閉SWO門級(jí)驅(qū)動(dòng)。當(dāng)FBH電壓低于65V(VFBH(L)).時(shí)，芯片從故障狀態(tài)出來(lái)。

在FBH檢測(cè)到過(guò)壓時(shí)，芯片在PWM調(diào)光100%時(shí)候，F(xiàn)PWM/FAULT管腳輸出60%占空比PWM波。在整個(gè)報(bào)錯(cuò)的PWM周期，SWO門級(jí)驅(qū)動(dòng)一直處于關(guān)閉狀態(tài)。

在一些應(yīng)用中，設(shè)計(jì)者可以講VFB的電阻分壓網(wǎng)絡(luò)挪到離負(fù)載更近（PMOS后面）來(lái)保護(hù)負(fù)載。在這種配置下，RFB 護(hù)著PMOS故障時(shí)會(huì)對(duì)D1的陰極產(chǎn)生不可控的電壓。FBH在電壓超過(guò)75V過(guò)壓保護(hù)通過(guò)關(guān)斷SWO門級(jí)驅(qū)動(dòng)來(lái)防止芯片進(jìn)一步被損壞。

90000和90000-X示波器的FPGA執(zhí)行了如下處理，大幅度提升了示波器響應(yīng)的速度;其FPGA也集成了嵌入去嵌入和精密探頭校準(zhǔn)算法，也大幅度提升了測(cè)試精度。

MegaZoom處理核集成在FGPA內(nèi)部，它對(duì)存儲(chǔ)器進(jìn)行管理。首先是使用乒乓處理技術(shù)，把存儲(chǔ)器分為兩部分，一部分捕獲數(shù)據(jù)時(shí)，另一部分在傳遞數(shù)據(jù)。這樣波形更新速度可提升一倍。

MegaZoom也進(jìn)行壓縮處理，進(jìn)行屏幕顯示波形數(shù)據(jù)運(yùn)算，只傳遞需要顯示的數(shù)據(jù)到示波器屏幕上，這樣刷新速率會(huì)提升許多倍。一旦需要測(cè)量數(shù)據(jù)，再把數(shù)據(jù)傳遞給內(nèi)部計(jì)算機(jī)進(jìn)行參數(shù)計(jì)算。現(xiàn)在已經(jīng)能夠用FPGA處理一部分測(cè)量參數(shù)了，只傳遞測(cè)量參數(shù)，速度又將大幅提升。

當(dāng)V IN低于較低電壓電平時(shí)，V REF（LOWER）等于1/3Vcc，V OUT將為低電平。當(dāng)V IN超過(guò)此1/3Vcc的較低電壓電平時(shí)，第一個(gè)運(yùn)算放大器比較器檢測(cè)到此情況，并將其集電極開(kāi)路輸出切換為HIGH。這意味著兩個(gè)運(yùn)放同時(shí)具有高電平輸出。沒(méi)有電流流過(guò)上拉電阻RL，因此V OUT等于Vcc。

如V IN繼續(xù)增加它通過(guò)上部電壓電平，V REF（UPPER）在2/3Vcc時(shí)。此時(shí)，第二個(gè)運(yùn)算放大器比較器檢測(cè)到此情況，并將其輸出切換為L(zhǎng)OW，并且V OUT等于0V。

然后，V REF（UPPER）和V REF（LOWER）之間的差（在本示例中為2/3Vccc – 1/ 3Vcc）創(chuàng)建了正向信號(hào)的切換窗口。