Si5317可針對1至710MHz間的任一時鐘頻率除去有害的噪聲,并能以相同于輸入的時鐘產生兩個超低抖動輸出時鐘,不像傳統的時鐘芯片或分立式鎖相環(huán)(PLL)模塊方案,必須使用倍頻器件以支持不同的頻率。

這些應用包括無線回程鏈路(backhaul)設備、數字用戶線存取多任務器(DSLAM)、多重服務存取節(jié)點(MSAN)、GPON /EPON光纖終端設備(OLT)線卡，以及10GbE交換機和路由設備。

當網絡和電信硬件的設計向更高速及更復雜的方向發(fā)展時，在整體系統設計中，時鐘架構已成為關鍵的考慮之一。

1.0mmx1.0mmx0.4mm Micro-DFN封裝

ESDA6V1-5T6：34pF電容，可保護最高數據速率15MHz的線路

ESDALC6V1-5T6：電容小于9pF，可保護數據速率高達100MHz的線路

超低泄漏電流： 在3V時0.1μA

6V擊穿電壓

符合IEC 61000-4-2 4級安全標準：

15kV空氣放電

8kV接觸放電

標準運算放大器的內部電路從功能上來說是由3種放大器組成的,即差動放大器、電壓放大器和推挽式放大器。三種放大器集成在一起并封裝成集成電路形式.

運算放大器與外部元器件配合可以制成交/直流放大器、高頻/低頻放大器、正弦波或方波振蕩器、高通/低通/帶通濾波器、限幅器和電壓比較器等,在放大、振蕩、電壓比較、模擬運算、有源濾波等各種電子電路中得到越來越廣泛的應用。

加法運算電路為由運算放大器構成的電壓比較電路,是通過兩個輸入端電壓值(或信號)的比較結果決定輸出端狀態(tài)的一種放大器件。

http://srdz1.51dzw.com深圳市森銳電子商貿有限公司