ARM Cortex-A9雙核測試芯片采用了中芯國際的40納米低漏電工藝，大幅縮短了整個芯片設(shè)計時間，并且降低了開發(fā)成本與流片風(fēng)險，這一系列工藝技術(shù)和設(shè)計上的優(yōu)化措施將推動高性能的Cortex-A9處理器快速面市。

該測試芯片基于ARM Cortex-A9雙核處理器設(shè)計，采用了40納米低漏電工藝。處理器使用了一個集32K I-Cache和32K D-Cache，128 TLB entries，NEON™ 技術(shù)，以及包括調(diào)試和追蹤技術(shù)的 CoreSight™設(shè)計套件。

設(shè)計規(guī)則檢測之簽核流程（sign-off）結(jié)果已達到900MHz（WC），實測結(jié)果將達到1.0GHz。

陀螺儀的精確測量數(shù)據(jù)還能提高地圖匹配精度。地圖匹配是在數(shù)字地圖的公路網(wǎng)絡(luò)上描述衛(wèi)星或傳感器觀測的用戶位置的運動軌跡的過程，地圖匹配被用于各種導(dǎo)航定位系統(tǒng)，包括交通流量分析和車輛行駛方向。

運用一個檢測結(jié)構(gòu)測量沿三個正交軸的運動是業(yè)內(nèi)獨一無二的陀螺儀設(shè)計概念，可實現(xiàn)新的航位推算和地圖匹配功能，能夠徹底解決三軸之間的信號干擾問題，從而大幅提升測量精度，具有出色的長時間和寬溫度范圍輸出穩(wěn)定性。

還有一點不可忽視的是，相比于CCD傳感器，CMOS芯片的響應(yīng)處理速度要更加快速的多。

這無疑對視頻的實時性保障是一個非常重要的特點，尤其在視頻會議，遠程教育應(yīng)用等方面，圖像的及時性顯然是大家最為看重的因素之一。

因此這也更加符合網(wǎng)絡(luò)高清監(jiān)控下大家對大數(shù)據(jù)量處理特點的需求。

http://zpfykj.51dzw.com深圳市展鵬富�？萍加邢薰�