高階節(jié)點(diǎn)技術(shù)，實(shí)現(xiàn)從22nm到5nm所有工藝的設(shè)計(jì)加速。通過與領(lǐng)先代工廠、生態(tài)系統(tǒng)合作伙伴及客戶的緊密合作，Cadence研發(fā)出可以利用創(chuàng)新方法自動(dòng)管理工藝復(fù)雜度的先進(jìn)技術(shù)，幫助設(shè)計(jì)師更加專注于設(shè)計(jì)目標(biāo)。

Cadence研發(fā)了多項(xiàng)提升模擬設(shè)計(jì)和分析的技術(shù)。通過與Cadence Spectre®電路仿真器集成，并采用先進(jìn)分析技術(shù)減少設(shè)計(jì)迭代，Virtuoso模擬設(shè)計(jì)環(huán)境（ADE）的仿真吞吐量提升高達(dá)3倍。

Virtuoso ADE Verifier也加入了專屬新功能，匯集了跨領(lǐng)域電氣規(guī)范，使實(shí)現(xiàn)標(biāo)準(zhǔn)合規(guī)（ISO 26262等標(biāo)準(zhǔn)）的難度降低了約30%。

另外，利用Sigfox與低功耗藍(lán)牙(BLE)雙功能模塊，Sigfox可以遠(yuǎn)距離連接及同時(shí)支持藍(lán)牙低功耗(BLE)近距離傳輸，以達(dá)成聯(lián)網(wǎng)設(shè)置安裝及維修的諸多設(shè)定，或是針對(duì)如藍(lán)牙Beacon定位等不同應(yīng)用的結(jié)合，通過該模塊進(jìn)行資產(chǎn)追蹤。

在電路設(shè)計(jì)和分析方面，針對(duì)FinFET設(shè)計(jì)開發(fā)的先進(jìn)統(tǒng)計(jì)算法可以在設(shè)計(jì)早期發(fā)現(xiàn)工藝參量變化引起的電路性能波動(dòng)，將工藝參量變化對(duì)設(shè)計(jì)影響的分析時(shí)間減少約20%。

布局設(shè)計(jì)方面，一種獨(dú)特的多網(wǎng)格系統(tǒng)可以提取最新7nm和5nm工藝的復(fù)雜設(shè)計(jì)規(guī)則，同時(shí)允許設(shè)計(jì)師增加布局和布線技術(shù)的使用，大幅提升布局設(shè)計(jì)的生產(chǎn)力。在7nm節(jié)點(diǎn)下，上述優(yōu)化可將布局工作量減少3倍以上。

高能效、低功耗的雙功能模塊問世和成功得到Sigfox的認(rèn)證，對(duì)我們和佐臻的合作是非常重要的里程碑。產(chǎn)品設(shè)計(jì)者如今可以用最領(lǐng)先、創(chuàng)新的設(shè)計(jì)方案，來構(gòu)建市場接受度高且支持多種無線的低功耗聯(lián)網(wǎng)產(chǎn)品。