多芯片封裝:高堆層,矮外形
發(fā)布時間:2008/5/27 0:00:00 訪問次數(shù):775
    
    soc 還是 sip?隨著復(fù)雜系統(tǒng)級芯片設(shè)計成本的逐步上升,系統(tǒng)級封裝方案變得越來越有吸引力。同時,將更多芯片組合到常規(guī)外形的單個封裝中的新方法也正在成為一種趨勢。
    要 點
    
    多裸片封裝是建立在長久以來確立的提高電路密度的原則基礎(chǔ)上的。
    
    用90nm工藝開發(fā)單片系統(tǒng)asic 的高成本促使人們研究多芯片的替代方案。
    
    很多雄心勃勃3d芯片封裝的前兆是用于手機存儲器中相對簡單的疊式裸芯片結(jié)構(gòu)。
    
    經(jīng)過多年的單純概念性研究以后,完全3d化芯片至芯片連接成為現(xiàn)實可行的技術(shù)。
    現(xiàn)在我們有了系統(tǒng)級封裝(sip),或多芯片封裝。以前它們叫做多芯片模塊,更早時叫混合電路。本質(zhì)上來說,這些都不是什么新鮮東西,無非是將多個有源元器件裝入一個認(rèn)為是 ic 的封裝里。事實上,它就是集成電路的早期實現(xiàn)方法。在遙遠(yuǎn)的過去,常見的方法是用“單片 ic”表示廠商將所有功能集成到一個硅片上。而建立這種組合的基本動機至今沒有變化。我們采取這種途徑,是因為無法從技術(shù)上或經(jīng)濟(jì)上在單個芯片中實現(xiàn)某些功能的組合。隨著時間的流逝,這些因素之間平衡的變化可能改變對多芯片解決方案的決策。
    很快有了更大內(nèi)存
    決策過程的一個方面是依據(jù)工藝技術(shù)的極限。例如,對于內(nèi)存,長期以來確立了一條通過創(chuàng)新封裝提高器件密度的路徑。當(dāng)內(nèi)存沿著摩爾定律發(fā)展時,在任何時點上 dram 芯片都有一個相應(yīng)的最大可行尺寸。并且在那相同時刻,總會出現(xiàn)這個尺寸不夠用的一些項目。一些專業(yè)供應(yīng)商會將多個裸芯片裝入標(biāo)準(zhǔn)單芯片外形尺寸的封裝內(nèi),從而制造出滿足要求的部件。通過預(yù)測封裝印腳的未來發(fā)展,這些供應(yīng)商已經(jīng)能在產(chǎn)品上市之前幾個月就可以估計并模仿出下一代單芯片部件的器件。由于 sram 內(nèi)存單元的尺寸較大,它的密度總是比 dram 要落后一至兩代,而將多個 sram 芯片封裝為一個部件,就可以用類似的尺寸提供相等的密度。今天,這個辦法同樣已用在閃存上。像white electronic designs公司這樣的供應(yīng)商不斷將多個芯片封裝為一體,而且white electronic designs公司最近還宣布推出了一種 64 mb 的 flash mcp(多芯片封裝),設(shè)計用于嵌入式應(yīng)用和高可靠性應(yīng)用,提供商用、工業(yè)和軍用溫度范圍。該器件為13mm×22mm,159塑封球柵陣列(pgba,圖1)。這款閃存組成是 8m×64,訪問時間為 90、100 和 120 ns,每個扇區(qū)的擦除/編程循環(huán)為 100萬次。價格并不便宜,在 500 片批量時,單價為 250 美元(工業(yè)溫度)。
    
    當(dāng)供應(yīng)商必須針對經(jīng)濟(jì)因素和技術(shù)因素做出優(yōu)化時,芯片劃分問題的決策就成了一個更加微妙的過程,供應(yīng)商要按照自己的工藝能力,提供最佳可能性的規(guī)范。很多年來,一直有兩種制造所謂的“智能電源”器件的相反方法。這些智能器件包括了具有某種智能程度的電源控制功能,如某些驅(qū)動和保護(hù)電路,以及復(fù)雜的控制部件,也許還包括微控制器內(nèi)核。有些供應(yīng)商選擇制造單芯片的辦法,而其它供應(yīng)商則在一個封裝內(nèi)用一個控制芯片外加一些獨立電源開關(guān)的辦法。單芯片方案需要復(fù)雜得多的制造工藝,而且設(shè)計師還要具備在單個芯片上處理電壓和熱應(yīng)力的復(fù)雜設(shè)計能力。但它的好處是供應(yīng)商可以使用比較簡單的封裝,無需考慮多個芯片在封裝內(nèi)的互連問題,因此也提高了成品率。反之,注重多芯片方法的倡導(dǎo)者則認(rèn)為他們可以對控制部分和電源部分采用優(yōu)化的工藝,因而有更好的總體性能,也(可能)制造出更可靠的部件。這兩種不同方案已經(jīng)共存了10年之久,現(xiàn)在供應(yīng)商都能成功地在市場上提供兩種方案,所以這種爭論得到了很好的平衡。作為用戶,除了考慮熱與散熱問題,你幾乎不必了解廠家如何制造這種智能開關(guān)。附文“l(fā)inear 技術(shù)公司介入電源模塊爭論”描述了電源領(lǐng)域新近增加的一種系統(tǒng)級封裝。
    當(dāng)射頻設(shè)計師需要為射頻功能(可能是 rf 自身或 rf 加基帶部分)找一種單封裝結(jié)構(gòu)時,他們也有類似的各種選擇。如藍(lán)牙就出現(xiàn)了各種單片方案;市場領(lǐng)先者 csr公司 已經(jīng)推出了自己第五代 bluecore 設(shè)計。但是,并非所有 rf 應(yīng)用都能支持在供應(yīng)商必須投資實現(xiàn)單芯片設(shè)計的 rf 與邏輯 cmos混合技術(shù)方面進(jìn)行巨額投入。insight sip公司 在 same(sofia antipolis 微電子)論壇 2005 上的一篇論文中描繪了通向 rf 系統(tǒng)級封裝的道路。該公司 cto chris barratt 對 rf 模塊設(shè)計中基板的重要角色作了說明
    
    soc 還是 sip?隨著復(fù)雜系統(tǒng)級芯片設(shè)計成本的逐步上升,系統(tǒng)級封裝方案變得越來越有吸引力。同時,將更多芯片組合到常規(guī)外形的單個封裝中的新方法也正在成為一種趨勢。
    要 點
    
    多裸片封裝是建立在長久以來確立的提高電路密度的原則基礎(chǔ)上的。
    
    用90nm工藝開發(fā)單片系統(tǒng)asic 的高成本促使人們研究多芯片的替代方案。
    
    很多雄心勃勃3d芯片封裝的前兆是用于手機存儲器中相對簡單的疊式裸芯片結(jié)構(gòu)。
    
    經(jīng)過多年的單純概念性研究以后,完全3d化芯片至芯片連接成為現(xiàn)實可行的技術(shù)。
    現(xiàn)在我們有了系統(tǒng)級封裝(sip),或多芯片封裝。以前它們叫做多芯片模塊,更早時叫混合電路。本質(zhì)上來說,這些都不是什么新鮮東西,無非是將多個有源元器件裝入一個認(rèn)為是 ic 的封裝里。事實上,它就是集成電路的早期實現(xiàn)方法。在遙遠(yuǎn)的過去,常見的方法是用“單片 ic”表示廠商將所有功能集成到一個硅片上。而建立這種組合的基本動機至今沒有變化。我們采取這種途徑,是因為無法從技術(shù)上或經(jīng)濟(jì)上在單個芯片中實現(xiàn)某些功能的組合。隨著時間的流逝,這些因素之間平衡的變化可能改變對多芯片解決方案的決策。
    很快有了更大內(nèi)存
    決策過程的一個方面是依據(jù)工藝技術(shù)的極限。例如,對于內(nèi)存,長期以來確立了一條通過創(chuàng)新封裝提高器件密度的路徑。當(dāng)內(nèi)存沿著摩爾定律發(fā)展時,在任何時點上 dram 芯片都有一個相應(yīng)的最大可行尺寸。并且在那相同時刻,總會出現(xiàn)這個尺寸不夠用的一些項目。一些專業(yè)供應(yīng)商會將多個裸芯片裝入標(biāo)準(zhǔn)單芯片外形尺寸的封裝內(nèi),從而制造出滿足要求的部件。通過預(yù)測封裝印腳的未來發(fā)展,這些供應(yīng)商已經(jīng)能在產(chǎn)品上市之前幾個月就可以估計并模仿出下一代單芯片部件的器件。由于 sram 內(nèi)存單元的尺寸較大,它的密度總是比 dram 要落后一至兩代,而將多個 sram 芯片封裝為一個部件,就可以用類似的尺寸提供相等的密度。今天,這個辦法同樣已用在閃存上。像white electronic designs公司這樣的供應(yīng)商不斷將多個芯片封裝為一體,而且white electronic designs公司最近還宣布推出了一種 64 mb 的 flash mcp(多芯片封裝),設(shè)計用于嵌入式應(yīng)用和高可靠性應(yīng)用,提供商用、工業(yè)和軍用溫度范圍。該器件為13mm×22mm,159塑封球柵陣列(pgba,圖1)。這款閃存組成是 8m×64,訪問時間為 90、100 和 120 ns,每個扇區(qū)的擦除/編程循環(huán)為 100萬次。價格并不便宜,在 500 片批量時,單價為 250 美元(工業(yè)溫度)。
    
    當(dāng)供應(yīng)商必須針對經(jīng)濟(jì)因素和技術(shù)因素做出優(yōu)化時,芯片劃分問題的決策就成了一個更加微妙的過程,供應(yīng)商要按照自己的工藝能力,提供最佳可能性的規(guī)范。很多年來,一直有兩種制造所謂的“智能電源”器件的相反方法。這些智能器件包括了具有某種智能程度的電源控制功能,如某些驅(qū)動和保護(hù)電路,以及復(fù)雜的控制部件,也許還包括微控制器內(nèi)核。有些供應(yīng)商選擇制造單芯片的辦法,而其它供應(yīng)商則在一個封裝內(nèi)用一個控制芯片外加一些獨立電源開關(guān)的辦法。單芯片方案需要復(fù)雜得多的制造工藝,而且設(shè)計師還要具備在單個芯片上處理電壓和熱應(yīng)力的復(fù)雜設(shè)計能力。但它的好處是供應(yīng)商可以使用比較簡單的封裝,無需考慮多個芯片在封裝內(nèi)的互連問題,因此也提高了成品率。反之,注重多芯片方法的倡導(dǎo)者則認(rèn)為他們可以對控制部分和電源部分采用優(yōu)化的工藝,因而有更好的總體性能,也(可能)制造出更可靠的部件。這兩種不同方案已經(jīng)共存了10年之久,現(xiàn)在供應(yīng)商都能成功地在市場上提供兩種方案,所以這種爭論得到了很好的平衡。作為用戶,除了考慮熱與散熱問題,你幾乎不必了解廠家如何制造這種智能開關(guān)。附文“l(fā)inear 技術(shù)公司介入電源模塊爭論”描述了電源領(lǐng)域新近增加的一種系統(tǒng)級封裝。
    當(dāng)射頻設(shè)計師需要為射頻功能(可能是 rf 自身或 rf 加基帶部分)找一種單封裝結(jié)構(gòu)時,他們也有類似的各種選擇。如藍(lán)牙就出現(xiàn)了各種單片方案;市場領(lǐng)先者 csr公司 已經(jīng)推出了自己第五代 bluecore 設(shè)計。但是,并非所有 rf 應(yīng)用都能支持在供應(yīng)商必須投資實現(xiàn)單芯片設(shè)計的 rf 與邏輯 cmos混合技術(shù)方面進(jìn)行巨額投入。insight sip公司 在 same(sofia antipolis 微電子)論壇 2005 上的一篇論文中描繪了通向 rf 系統(tǒng)級封裝的道路。該公司 cto chris barratt 對 rf 模塊設(shè)計中基板的重要角色作了說明
熱門點擊
- Xtreme PCB軟件允許多位工程師同時布
- ALLEGRO布線缺點之我見
- PCB LAYOUT技術(shù)大全---初學(xué)者必看
- RGB信號走表層還是地層?
- VHDL中Loop動態(tài)條件的可綜合轉(zhuǎn)化
- 利用FPGA實現(xiàn)異步FIFO設(shè)計
- 統(tǒng)一的電路仿真驗證平臺的設(shè)計
- 多芯片封裝:高堆層,矮外形
- PowerPCB修改整體文字大小
- 用等效性檢查驗證連續(xù)改變
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺儀器中同時實現(xiàn)時域和頻域分析,DS... [詳細(xì)]
- 超低功耗角度位置傳感器參數(shù)技術(shù)
- 四路輸出 DC/DC 降壓電源
- 降壓變換器和升降壓變換器優(yōu)特點
- 業(yè)界首創(chuàng)可在線編程電源模塊 m
- 可編程門陣列 (FPGA)智能 電源解決方案
- 高效先進(jìn)封裝工藝
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究