摘要：以三路固定時分復(fù)用器的設(shè)計為例，介紹了Altera公司的FLEX10K嵌入式可編程邏輯器件的自頂向下設(shè)計方法，給出了FLEX 10K嵌入式可編程器件在Mux+plus Ⅱ環(huán)境下對多路時分復(fù)用器的仿真實現(xiàn)。

    關(guān)鍵詞：可編程邏輯器件 Mux+plus Ⅱ 時分復(fù)用 仿真 FLEX 10K

1 Altera FLEX 10K概述

Altera公司的FLEX 10K嵌入式可編程系列產(chǎn)品是將傳統(tǒng)的可編程邏輯與嵌入式門陣列有機(jī)地結(jié)合在一起的新型器件。由于它有兩個獨特的邏輯應(yīng)用結(jié)構(gòu)——嵌入式陣列和邏輯陣列，從而使FLEX 10K系列產(chǎn)品革新了可編程結(jié)構(gòu)并擠身為門陣列市場的主流。

從10k到250k典型門，F(xiàn)LEX 10K系列有三代產(chǎn)品，而每一代都較前一代具有更高的性能、更低的成本及功耗。

Altera的快速、高效以及易于操作的MAX+PLUS Ⅱ設(shè)計軟件可提供對換FLEX 10K系列產(chǎn)品的支持。將MAX+PLUS Ⅱ軟件與廣義的可用于FLEX 10K器件的IP單元結(jié)合起來可有效地簡化設(shè)計工作，并極大地縮短設(shè)計流程。這些特性將使得FLEX 10K系列成為當(dāng)今先進(jìn)而有效的門陣列替代產(chǎn)品。

2 FLEX 10K器件的性能特點

FLEX 10K系列器件是一種嵌入式PLD產(chǎn)品。FLEX（可更改邏輯單元陣列）采用可重構(gòu)的CMOS SRAM單元，其結(jié)構(gòu)集成了可實現(xiàn)通用多功能門陣列所需的全部特性。FLEX 10K系列器件的容量可達(dá)25萬門，因此能夠高密度、高速度、高性能地將整個數(shù)字系統(tǒng)，包括32位多總線系統(tǒng)集成于單個器件之中。FLEX 10K器件的特性如下：

●嵌入式可編程器件可提供集成系統(tǒng)與單個可編程邏輯器件性能；

●密度高，可提供1萬～25萬個可用門、6144～40960位內(nèi)部RAM；

●功耗低：多數(shù)器件在靜態(tài)模式下的電流小于0.5mA，可在2.5V、3.3V或5.0V電壓下工作；

●速度高：時鐘鎖定和時鐘自舉選項可分別用來減少時鐘延時/過沖和時鐘倍頻；器件內(nèi)含樹形分布式低失真時鐘，并具有快速建立時間和時鐘到輸出延時的外部寄存器；

●具有靈活的互連方式，采用快速、互連延時可預(yù)測的快速通道連續(xù)式分布結(jié)構(gòu)，可實現(xiàn)快速加法、計數(shù)、比較等算術(shù)邏輯功能的專用進(jìn)位鏈；并可實現(xiàn)高速、多輸入邏輯功能的專用級聯(lián)鏈；同時還可實現(xiàn)內(nèi)部三態(tài)總線的三態(tài)模擬；具有多達(dá)六個全局時鐘信號和四個全局清除信號；

●支持多電壓I/O接口，遵從PCI2.2總線標(biāo)準(zhǔn)；

●具有多種配置方式和多種封裝形式。

3 自頂向下設(shè)計方法

可編程邏輯器件的自頂向下設(shè)計方法是目前數(shù)字系統(tǒng)設(shè)計中最常采用的一種設(shè)計方法，也是基于芯片的系統(tǒng)設(shè)計的主要方法。它首先從而系統(tǒng)設(shè)計入手，在頂層進(jìn)行功能劃分和結(jié)構(gòu)設(shè)計，采用硬件描述語言對高層次的系統(tǒng)進(jìn)行描述，并在系統(tǒng)級采用仿真手段驗證設(shè)計的正確性，然后再逐層設(shè)計低層結(jié)構(gòu)。由于高層次的設(shè)計與器件及工藝無關(guān)，并且在芯片設(shè)計前就可以用軟件仿真手段驗證系統(tǒng)方案的可行性，因此自頂向下的設(shè)計方法有利于在早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計中的錯誤，避免不必的重復(fù)設(shè)計，提高設(shè)計的一次性成功率。

    摘要：以三路固定時分復(fù)用器的設(shè)計為例，介紹了Altera公司的FLEX10K嵌入式可編程邏輯器件的自頂向下設(shè)計方法，給出了FLEX 10K嵌入式可編程器件在Mux+plus Ⅱ環(huán)境下對多路時分復(fù)用器的仿真實現(xiàn)。

    關(guān)鍵詞：可編程邏輯器件 Mux+plus Ⅱ 時分復(fù)用 仿真 FLEX 10K

1 Altera FLEX 10K概述

Altera公司的FLEX 10K嵌入式可編程系列產(chǎn)品是將傳統(tǒng)的可編程邏輯與嵌入式門陣列有機(jī)地結(jié)合在一起的新型器件。由于它有兩個獨特的邏輯應(yīng)用結(jié)構(gòu)——嵌入式陣列和邏輯陣列，從而使FLEX 10K系列產(chǎn)品革新了可編程結(jié)構(gòu)并擠身為門陣列市場的主流。

從10k到250k典型門，F(xiàn)LEX 10K系列有三代產(chǎn)品，而每一代都較前一代具有更高的性能、更低的成本及功耗。

Altera的快速、高效以及易于操作的MAX+PLUS Ⅱ設(shè)計軟件可提供對換FLEX 10K系列產(chǎn)品的支持。將MAX+PLUS Ⅱ軟件與廣義的可用于FLEX 10K器件的IP單元結(jié)合起來可有效地簡化設(shè)計工作，并極大地縮短設(shè)計流程。這些特性將使得FLEX 10K系列成為當(dāng)今先進(jìn)而有效的門陣列替代產(chǎn)品。

2 FLEX 10K器件的性能特點

FLEX 10K系列器件是一種嵌入式PLD產(chǎn)品。FLEX（可更改邏輯單元陣列）采用可重構(gòu)的CMOS SRAM單元，其結(jié)構(gòu)集成了可實現(xiàn)通用多功能門陣列所需的全部特性。FLEX 10K系列器件的容量可達(dá)25萬門，因此能夠高密度、高速度、高性能地將整個數(shù)字系統(tǒng)，包括32位多總線系統(tǒng)集成于單個器件之中。FLEX 10K器件的特性如下：

●嵌入式可編程器件可提供集成系統(tǒng)與單個可編程邏輯器件性能；

●密度高，可提供1萬～25萬個可用門、6144～40960位內(nèi)部RAM；

●功耗低：多數(shù)器件在靜態(tài)模式下的電流小于0.5mA，可在2.5V、3.3V或5.0V電壓下工作；

●速度高：時鐘鎖定和時鐘自舉選項可分別用來減少時鐘延時/過沖和時鐘倍頻；器件內(nèi)含樹形分布式低失真時鐘，并具有快速建立時間和時鐘到輸出延時的外部寄存器；

●具有靈活的互連方式，采用快速、互連延時可預(yù)測的快速通道連續(xù)式分布結(jié)構(gòu)，可實現(xiàn)快速加法、計數(shù)、比較等算術(shù)邏輯功能的專用進(jìn)位鏈；并可實現(xiàn)高速、多輸入邏輯功能的專用級聯(lián)鏈；同時還可實現(xiàn)內(nèi)部三態(tài)總線的三態(tài)模擬；具有多達(dá)六個全局時鐘信號和四個全局清除信號；

●支持多電壓I/O接口，遵從PCI2.2總線標(biāo)準(zhǔn)；

●具有多種配置方式和多種封裝形式。

3 自頂向下設(shè)計方法

可編程邏輯器件的自頂向下設(shè)計方法是目前數(shù)字系統(tǒng)設(shè)計中最常采用的一種設(shè)計方法，也是基于芯片的系統(tǒng)設(shè)計的主要方法。它首先從而系統(tǒng)設(shè)計入手，在頂層進(jìn)行功能劃分和結(jié)構(gòu)設(shè)計，采用硬件描述語言對高層次的系統(tǒng)進(jìn)行描述，并在系統(tǒng)級采用仿真手段驗證設(shè)計的正確性，然后再逐層設(shè)計低層結(jié)構(gòu)。由于高層次的設(shè)計與器件及工藝無關(guān)，并且在芯片設(shè)計前就可以用軟件仿真手段驗證系統(tǒng)方案的可行性，因此自頂向下的設(shè)計方法有利于在早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計中的錯誤，避免不必的重復(fù)設(shè)計，提高設(shè)計的一次性成功率。