摘 要： 提出了一種采用現(xiàn)場(chǎng)可編程門(mén)陣列器件FPGA并利用窗函數(shù)法實(shí)現(xiàn)線性FIR數(shù)字濾波器硬件電路的方案，并以一個(gè)十六階低通FIR數(shù)字濾波器電路的實(shí)現(xiàn)為例說(shuō)明了利用Xilinx公司XC4000系列芯片的設(shè)計(jì)過(guò)程。設(shè)計(jì)的電路通過(guò)軟件程序進(jìn)行了驗(yàn)證和硬件仿真，結(jié)果表明電路工作正確可靠，能滿足設(shè)計(jì)要求。

    關(guān)鍵詞： FPGA FIR數(shù)字濾波器 窗函數(shù) 全加器   

    隨著微電子技術(shù)的發(fā)展，采用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展。由于FPGA具有現(xiàn)場(chǎng)可編程的特點(diǎn)，可以實(shí)現(xiàn)專用集成電路，因此越來(lái)越受到硬件電路設(shè)計(jì)工程師們的青睞。本文研究了基于FPGA的FIR數(shù)字低通濾波器硬件電路的實(shí)現(xiàn)方法。用這種方法實(shí)現(xiàn)的濾波器內(nèi)部電路結(jié)構(gòu)透明化，并減小了體積，提高了工作效率。

    １ 用窗函數(shù)法設(shè)計(jì)線性相位FIR濾波器的方法

   

    傅立葉系數(shù)h(n)實(shí)際上就是數(shù)字濾波器的沖激響應(yīng)。獲得有限沖激響應(yīng)數(shù)字濾波器的一種可能方法就是把式（1）的無(wú)窮級(jí)數(shù)截取為有限項(xiàng)級(jí)數(shù)來(lái)近似，而眾所周知的吉布斯現(xiàn)象使得直接截取法不甚令人滿意。

    窗函數(shù)法是用被稱為窗函數(shù)的有限加權(quán)序列{w(n)}來(lái)修正式（2）的傅立葉系數(shù)，以求得要求的有限

    選用漢寧（Hnnning)窗作為窗函數(shù)，函數(shù)如式（6）所示。



    ２ 十六階FIR低通數(shù)字濾波器硬件電路設(shè)計(jì)

    下面以一個(gè)十六階FIR低通濾波器為例說(shuō)明硬件電路的設(shè)計(jì)方法和過(guò)程。

    2.1 設(shè)計(jì)指標(biāo)和參數(shù)提取

    2.1.1 設(shè)計(jì)指標(biāo)

   

    截止頻率：37.5kHz

    類 型：低通 輸入數(shù)據(jù)寬度：8位

    階 數(shù)：16階 輸出數(shù)據(jù)寬度：16位

    2.1.2 參數(shù)提取

    采用上面介紹的低通濾波器的頻率響應(yīng)函數(shù)和漢寧窗函數(shù)進(jìn)行設(shè)計(jì)。計(jì)算出的符合設(shè)計(jì)指標(biāo)的線性相位16階FIR數(shù)字低通濾波器的特性參數(shù)如下：

    h[0]=h[15]=0.000000        h[1]=h[14]=0.001992

    h[2]=h[13]=0.008241        h[3]=h[12]=0.018332

    h[4]=h[11]=0.030784        h[5]=h[10]=0.043353

    h[6]=h[9]=0.053550         h=[7]=h[8]=0.059257

    2.2 單元電路設(shè)計(jì)

    FIR低通數(shù)字濾波器電路分為數(shù)據(jù)位擴(kuò)展、并串轉(zhuǎn)換器、移位寄存器組、前加單元、中間處理單元、后處理單元以及控制單元等部分，其構(gòu)成框圖如圖１所示。

    2.2.1 數(shù)據(jù)位擴(kuò)展

    這里所設(shè)計(jì)的FIR數(shù)字濾波器輸入是8位寬的，為了防止溢出，保證電路的正常工作，這里采用符號(hào)位擴(kuò)展方法，經(jīng)過(guò)符號(hào)位擴(kuò)展，總的輸入數(shù)據(jù)寬度為9位。

    2.2.2 并／串轉(zhuǎn)換器

    并／串轉(zhuǎn)換器由9個(gè)2選1選擇器和9個(gè)D觸發(fā)器組成，結(jié)構(gòu)十分簡(jiǎn)單，在此不再對(duì)其電路結(jié)構(gòu)贅述。其工作過(guò)程為：并／串轉(zhuǎn)換器以采樣速率周期地采入8位樣點(diǎn)數(shù)據(jù)，并輸出1位數(shù)據(jù)流給后級(jí)的移位寄存器。

    2.2.3 移位寄存器組

    寄存器組主要完成移位功能。

    2.2.4 前加單元

    前加單元的主要功能是將移位寄存器輸出的1位串行數(shù)據(jù)流進(jìn)行預(yù)相加，它由一位串行加法