用FPGA技術(shù)實(shí)現(xiàn)模擬雷達(dá)信號(hào)
發(fā)布時(shí)間:2007/9/11 0:00:00 訪問(wèn)次數(shù):618
前言
FPGA(現(xiàn)場(chǎng)可編程門陣列)是由掩膜可編程門陣列和PLD(可編程邏輯器件)演變而來(lái)的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得單個(gè)芯片上集成的邏輯門數(shù)越來(lái)越多,能實(shí)現(xiàn)的功能越來(lái)越復(fù)雜。它以編程方便、集成度高、速度快等特點(diǎn)受到電子設(shè)計(jì)人員的青睞。人們可以通過(guò)硬件編程的方法設(shè)計(jì)和開發(fā)ASIC(專用集成電路)芯片,極大地提高芯片的研制效率、降低開發(fā)費(fèi)用。
通過(guò)應(yīng)用FPGA技術(shù),較好地為“某型雷達(dá)告警設(shè)備”的配套檢測(cè)儀器實(shí)現(xiàn)了模擬雷達(dá)信號(hào)發(fā)生器ASIC芯片的設(shè)計(jì),該芯片能夠提供“某型雷達(dá)告警設(shè)備”測(cè)試過(guò)程中所需的多種典型的重頻脈沖及制導(dǎo)信號(hào)等,其中包括SA-6重頻信號(hào)、SA-2重頻脈沖及制導(dǎo)信號(hào)、SA-3重頻脈沖及制導(dǎo)信號(hào)、雷達(dá)脈沖視頻等。所設(shè)計(jì)的ASIC芯片的性能較為理想。
模擬雷達(dá)信號(hào)發(fā)生器的結(jié)構(gòu)
模擬雷達(dá)信號(hào)發(fā)生器的結(jié)構(gòu)如圖1所示?梢钥吹,模擬雷達(dá)信號(hào)發(fā)生器由連續(xù)波雷達(dá)模擬信號(hào)CW開關(guān)、制導(dǎo)信號(hào)SA-2開關(guān)、制導(dǎo)信號(hào)SA-3開關(guān)、時(shí)鐘脈沖產(chǎn)生器、輸出1、輸出2和產(chǎn)生模擬雷達(dá)信號(hào)的控制芯片組成。上述開關(guān)都是高電平有效,開關(guān)的消抖動(dòng)電路放在控制芯片部分考慮。時(shí)鐘脈沖產(chǎn)生器由外部的晶體振蕩器產(chǎn)生一個(gè)頻率穩(wěn)定的1MHz時(shí)鐘脈沖,用來(lái)滿足信號(hào)脈沖寬度的要求。“CW開關(guān)”有效時(shí),“輸出2”輸出連續(xù)波雷達(dá)達(dá)模擬信號(hào);“SA-2開關(guān)”有效時(shí),“輸出2”輸出SA-2的重頻脈沖,“頻脈沖,“輸出1”輸出SA-2的指令信號(hào)組;“SA-3開關(guān)”有效時(shí),“輸出2”輸出SA-3的重頻脈沖,“輸出1”輸出SA-3的指令信號(hào)。
ASIC芯片的設(shè)計(jì)
1芯片主要性能指標(biāo)
(1)產(chǎn)生連續(xù)波雷達(dá)模擬信號(hào):重頻3012Hz,脈寬1μs±0.1μs;
(2)產(chǎn)生制導(dǎo)信號(hào)SA-2重頻脈沖:重頻2463Hz,脈寬0.5μs±0.1μs;SA-2指令信號(hào)組:重頻2463Hz,每秒132個(gè)單指令,44個(gè)指令組,指令脈寬1μs±0.1μs;
(3)產(chǎn)生制導(dǎo)信號(hào)SA-3重頻脈沖:重頻3497Hz,脈寬0.5μs±0.1μs;SA-3指令信號(hào)同SA-3重頻脈沖等。
芯片的輸出和輸出信號(hào)定義如下:
輸入信號(hào):連續(xù)波雷達(dá)模擬信號(hào)輸入;制導(dǎo)SA-2輸入;制導(dǎo)SA-3輸入;時(shí)鐘脈沖輸入等。
輸出信號(hào):輸出1;輸出2。
2芯片結(jié)構(gòu)
該芯片分為10個(gè)子模塊,如圖2所示。各子模塊的作用如下:
二分頻電路
時(shí)鐘脈沖輸入CLK頻率為1MHz,一方面為203分頻及脈寬整形電路、143分頻及脈寬整形電路提供1μs的方波,使二個(gè)脈寬整形電路產(chǎn)生0.5μs脈寬信號(hào);另一方面CLK經(jīng)二分頻電路產(chǎn)生500kHz信號(hào),提供給203分頻及脈寬整形電路、143分頻及脈寬整形電路、166分頻及脈寬整形電路作為分頻電路的輸入信號(hào),同時(shí)提供給消抖動(dòng)電路及編碼器、166分頻及脈寬整形電路、18.5分頻及脈寬整形電路用來(lái)產(chǎn)生1μs脈寬信號(hào)。
消抖動(dòng)電路及編碼器
消抖動(dòng)電路能消除開關(guān)的(文內(nèi)未見有提及機(jī)械開關(guān),如電路開關(guān)應(yīng)是上升、下降邊沿抖動(dòng)對(duì)輸出的影響,它分別將開關(guān)的輸入信號(hào)轉(zhuǎn)變?yōu)?μs脈寬的輸出信號(hào)。CW開關(guān)、SA-2開關(guān)、SA-3開關(guān)信號(hào)經(jīng)編碼后產(chǎn)生對(duì)應(yīng)的碼元00、01、10信號(hào),控制選擇器工作。
各分頻及脈寬整形電路
5個(gè)分頻電路按功能的要求產(chǎn)生各自的重頻頻率,再經(jīng)脈寬整形電路產(chǎn)生出符號(hào)各信號(hào)脈沖寬度(1μs或0.5μs)的脈沖。如:203分頻及脈寬整形電路產(chǎn)生2463Hz、0.5μs脈寬的信號(hào);166分頻及脈寬整形電路產(chǎn)生3012Hz、1μs脈寬的信號(hào);143分頻及脈寬整形電路產(chǎn)生3097Hz、0.5μs脈寬的信號(hào);18.5分頻及脈寬整形電路產(chǎn)生132Hz、1μs脈寬的信號(hào);3分頻電路產(chǎn)生44Hz方波信號(hào)。
SA-2指令組形成電路
前言
FPGA(現(xiàn)場(chǎng)可編程門陣列)是由掩膜可編程門陣列和PLD(可編程邏輯器件)演變而來(lái)的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得單個(gè)芯片上集成的邏輯門數(shù)越來(lái)越多,能實(shí)現(xiàn)的功能越來(lái)越復(fù)雜。它以編程方便、集成度高、速度快等特點(diǎn)受到電子設(shè)計(jì)人員的青睞。人們可以通過(guò)硬件編程的方法設(shè)計(jì)和開發(fā)ASIC(專用集成電路)芯片,極大地提高芯片的研制效率、降低開發(fā)費(fèi)用。
通過(guò)應(yīng)用FPGA技術(shù),較好地為“某型雷達(dá)告警設(shè)備”的配套檢測(cè)儀器實(shí)現(xiàn)了模擬雷達(dá)信號(hào)發(fā)生器ASIC芯片的設(shè)計(jì),該芯片能夠提供“某型雷達(dá)告警設(shè)備”測(cè)試過(guò)程中所需的多種典型的重頻脈沖及制導(dǎo)信號(hào)等,其中包括SA-6重頻信號(hào)、SA-2重頻脈沖及制導(dǎo)信號(hào)、SA-3重頻脈沖及制導(dǎo)信號(hào)、雷達(dá)脈沖視頻等。所設(shè)計(jì)的ASIC芯片的性能較為理想。
模擬雷達(dá)信號(hào)發(fā)生器的結(jié)構(gòu)
模擬雷達(dá)信號(hào)發(fā)生器的結(jié)構(gòu)如圖1所示。可以看到,模擬雷達(dá)信號(hào)發(fā)生器由連續(xù)波雷達(dá)模擬信號(hào)CW開關(guān)、制導(dǎo)信號(hào)SA-2開關(guān)、制導(dǎo)信號(hào)SA-3開關(guān)、時(shí)鐘脈沖產(chǎn)生器、輸出1、輸出2和產(chǎn)生模擬雷達(dá)信號(hào)的控制芯片組成。上述開關(guān)都是高電平有效,開關(guān)的消抖動(dòng)電路放在控制芯片部分考慮。時(shí)鐘脈沖產(chǎn)生器由外部的晶體振蕩器產(chǎn)生一個(gè)頻率穩(wěn)定的1MHz時(shí)鐘脈沖,用來(lái)滿足信號(hào)脈沖寬度的要求!癈W開關(guān)”有效時(shí),“輸出2”輸出連續(xù)波雷達(dá)達(dá)模擬信號(hào);“SA-2開關(guān)”有效時(shí),“輸出2”輸出SA-2的重頻脈沖,“頻脈沖,“輸出1”輸出SA-2的指令信號(hào)組;“SA-3開關(guān)”有效時(shí),“輸出2”輸出SA-3的重頻脈沖,“輸出1”輸出SA-3的指令信號(hào)。
ASIC芯片的設(shè)計(jì)
1芯片主要性能指標(biāo)
(1)產(chǎn)生連續(xù)波雷達(dá)模擬信號(hào):重頻3012Hz,脈寬1μs±0.1μs;
(2)產(chǎn)生制導(dǎo)信號(hào)SA-2重頻脈沖:重頻2463Hz,脈寬0.5μs±0.1μs;SA-2指令信號(hào)組:重頻2463Hz,每秒132個(gè)單指令,44個(gè)指令組,指令脈寬1μs±0.1μs;
(3)產(chǎn)生制導(dǎo)信號(hào)SA-3重頻脈沖:重頻3497Hz,脈寬0.5μs±0.1μs;SA-3指令信號(hào)同SA-3重頻脈沖等。
芯片的輸出和輸出信號(hào)定義如下:
輸入信號(hào):連續(xù)波雷達(dá)模擬信號(hào)輸入;制導(dǎo)SA-2輸入;制導(dǎo)SA-3輸入;時(shí)鐘脈沖輸入等。
輸出信號(hào):輸出1;輸出2。
2芯片結(jié)構(gòu)
該芯片分為10個(gè)子模塊,如圖2所示。各子模塊的作用如下:
二分頻電路
時(shí)鐘脈沖輸入CLK頻率為1MHz,一方面為203分頻及脈寬整形電路、143分頻及脈寬整形電路提供1μs的方波,使二個(gè)脈寬整形電路產(chǎn)生0.5μs脈寬信號(hào);另一方面CLK經(jīng)二分頻電路產(chǎn)生500kHz信號(hào),提供給203分頻及脈寬整形電路、143分頻及脈寬整形電路、166分頻及脈寬整形電路作為分頻電路的輸入信號(hào),同時(shí)提供給消抖動(dòng)電路及編碼器、166分頻及脈寬整形電路、18.5分頻及脈寬整形電路用來(lái)產(chǎn)生1μs脈寬信號(hào)。
消抖動(dòng)電路及編碼器
消抖動(dòng)電路能消除開關(guān)的(文內(nèi)未見有提及機(jī)械開關(guān),如電路開關(guān)應(yīng)是上升、下降邊沿抖動(dòng)對(duì)輸出的影響,它分別將開關(guān)的輸入信號(hào)轉(zhuǎn)變?yōu)?μs脈寬的輸出信號(hào)。CW開關(guān)、SA-2開關(guān)、SA-3開關(guān)信號(hào)經(jīng)編碼后產(chǎn)生對(duì)應(yīng)的碼元00、01、10信號(hào),控制選擇器工作。
各分頻及脈寬整形電路
5個(gè)分頻電路按功能的要求產(chǎn)生各自的重頻頻率,再經(jīng)脈寬整形電路產(chǎn)生出符號(hào)各信號(hào)脈沖寬度(1μs或0.5μs)的脈沖。如:203分頻及脈寬整形電路產(chǎn)生2463Hz、0.5μs脈寬的信號(hào);166分頻及脈寬整形電路產(chǎn)生3012Hz、1μs脈寬的信號(hào);143分頻及脈寬整形電路產(chǎn)生3097Hz、0.5μs脈寬的信號(hào);18.5分頻及脈寬整形電路產(chǎn)生132Hz、1μs脈寬的信號(hào);3分頻電路產(chǎn)生44Hz方波信號(hào)。
SA-2指令組形成電路
熱門點(diǎn)擊
- SDH中E1接口數(shù)字分接復(fù)用器VHDL設(shè)計(jì)及
- 系統(tǒng)內(nèi)的PLD
- 用Altera FLEX 10K可編程邏輯器
- EDA仿真技術(shù)在電子線路分析中的應(yīng)用
- 分布式運(yùn)算單元的原理及其實(shí)現(xiàn)方法
- 偽隨機(jī)序列及PLD實(shí)現(xiàn)在程序和系統(tǒng)加密中的應(yīng)
- 一種基于移位寄存器的CAM的Verilog
- 用FPGA技術(shù)實(shí)現(xiàn)模擬雷達(dá)信號(hào)
- 現(xiàn)代可編程計(jì)算機(jī)控制器PCC及其應(yīng)用
- 基于FPGA的FIR濾波器的實(shí)現(xiàn)
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
深圳服務(wù)熱線:13751165337 13692101218
粵ICP備09112631號(hào)-6(miitbeian.gov.cn)

深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司
付款方式