要說ASIC設(shè)計(jì)者的經(jīng)驗(yàn)有所提示的話，那么將來的百萬門級(jí)可編程邏輯設(shè)計(jì)中驗(yàn)證會(huì)耗費(fèi)大半的設(shè)計(jì)周期。隨著設(shè)計(jì)復(fù)雜度的增加，傳統(tǒng)的設(shè)計(jì)驗(yàn)證方法如仿真需要其它技術(shù)和工具的補(bǔ)充，因?yàn)檫@些可編程芯片系統(tǒng)（SOPC）進(jìn)行完全的真實(shí)模擬是不可在適當(dāng)?shù)臅r(shí)間內(nèi)完成。而且，設(shè)計(jì)規(guī)模的陡增必然需要新的工具來觀察已編程期間的內(nèi)部操作。尤其是隨著第三方IP使用的增加，它們需要獲取內(nèi)部探測(cè)來驗(yàn)證操作，使其和設(shè)計(jì)的其它部分相分離。最后，由于封裝技術(shù)的提高，必須開發(fā)新的方法以使于對(duì)象BGA之類日趨小型化和大規(guī)模封裝的硬件進(jìn)行驗(yàn)證。

一種新的技術(shù)SignalTap，業(yè)已開發(fā)滿足這些需求。SignalTap允許設(shè)計(jì)者在PLD運(yùn)行期間同時(shí)監(jiān)視內(nèi)部信號(hào)。通過下載電纜或傳統(tǒng)的分析設(shè)備連接到用戶工作部的PC板卡上，便可以在用戶的工作部上觀察到這些信號(hào)的波形。使用SingnalTap就類似于使用邏輯分析儀，能夠設(shè)置初始化，觸發(fā)（內(nèi)部或外部）和顯示條件以及觀察的內(nèi)部信號(hào)，用戶以此可以研究設(shè)計(jì)的運(yùn)行狀態(tài)。用戶的分析參數(shù)可以被編譯為嵌入邏輯分析儀（ELA），它和設(shè)計(jì)的其它數(shù)據(jù)一起配置PLD。Altera APEX 20K系列器件支持SignalTap，采用Altera MasterBlaster作為器件的下載電纜。

以下是三個(gè)不同的例子演示SignalTap技術(shù)所賦有的用途。例1便于探測(cè)內(nèi)部連線

若沒有采用SignalTap接口，PLD用戶必須更改設(shè)計(jì)以探測(cè)內(nèi)部邏輯的連線。設(shè)計(jì)的內(nèi)部連線必須連接到頂層設(shè)計(jì)的管腳上。如果結(jié)點(diǎn)處于龐大分級(jí)設(shè)計(jì)的下層，那么改起來很復(fù)雜，同時(shí)很耗時(shí)，而且破壞了設(shè)計(jì)的完整性。ELA接口支持拖放選擇用于邏輯分析的連線。 這個(gè)接口根本就無需改變?cè)O(shè)計(jì)。圖1為用于選擇邏輯分析節(jié)點(diǎn)的接口。

選擇了ELA的輸入通道之后，需要重新編譯設(shè)計(jì)把ELA配置加入期間配置文件中。重新編譯只是把一個(gè)ELA實(shí)例添加到現(xiàn)有的設(shè)計(jì)中，而無需改變已有的設(shè)計(jì)。更新后的配置文件重新配置器件后，標(biāo)準(zhǔn)邏輯分析儀就會(huì)可以檢測(cè)那些被連接到器件管腳的內(nèi)部信號(hào)了。例2子監(jiān)測(cè)難以接近的管腳

隨著PLD的尺寸日益減小和PCB的復(fù)雜度日益增加，PLD用戶發(fā)現(xiàn)越來越多的PLD管腳無法接近不在PCB的外層。和例1類似，ELA接口可以把無法接近的管腳連接到用于邏輯分析的保留管腳。其實(shí)，ELA接口無非就是在不改變?cè)O(shè)計(jì)文件的同時(shí)復(fù)制了這些管腳。

使用ELA的流程和例1相同，區(qū)別是設(shè)計(jì)的輸入和輸出管腳作為輸入通道而非內(nèi)部連線作為輸入通道。這兩種應(yīng)用可以同時(shí)在一個(gè)ELA實(shí)例中實(shí)現(xiàn)。而且，觸發(fā)輸出信號(hào)能夠產(chǎn)生器件的內(nèi)部事件作為外部邏輯分析儀的觸發(fā)輸入信號(hào)。例3不使用外部分析儀監(jiān)測(cè)PLD內(nèi)部事件

在某種情況下器件沒有空閑管腳用于調(diào)試，這時(shí)ELA可以用于內(nèi)部信號(hào)和監(jiān)測(cè)滿足觸發(fā)條件的通道。這些采樣數(shù)據(jù)保存在PLD的嵌入存儲(chǔ)器內(nèi)，然后通過JTAG口上載到主系統(tǒng)。五個(gè)JTAG管腳是器件用于編程的專用管腳，因此器件I/O沒有管腳用于調(diào)試。

使用采樣模式ELA的第一步是和例1一樣拖放選擇內(nèi)部連線，而不必修改設(shè)計(jì)。選擇器件的內(nèi)部連線或管腳作ELA的輸入通道后，一個(gè)通道必須設(shè)置為ELA的采集時(shí)鐘。所選信號(hào)的正沿（上升沿）為通道的采樣時(shí)刻。如果采樣時(shí)鐘為66MHz的系統(tǒng)時(shí)鐘，那么ELA將以66MHz采樣。以系統(tǒng)速率獲取采樣數(shù)據(jù)。

輸入通道的樣值存儲(chǔ)在器件的嵌入存儲(chǔ)塊內(nèi)，ELA功能監(jiān)測(cè)輸入通道是否發(fā)生觸發(fā)事件。SignalTap接口定義的觸發(fā)事件如圖2所示。每個(gè)輸入通道可以監(jiān)測(cè)六種不同條件之一。

一旦ELA存儲(chǔ)了滿足觸發(fā)狀態(tài)的足夠數(shù)據(jù)，ELA停止采樣監(jiān)測(cè)輸入通道。然后數(shù)據(jù)上載到主機(jī)，顯示在Quartus的波形編程器中。數(shù)據(jù)的主載速率取決于JTAG TCK信號(hào)的速率�？梢允褂肂yteBlaster并行下載電纜或MasterBlaster串行/USB通信電纜完成主機(jī)和JTAG接口間的通信。MasterBlaster USB連接是最快的上載方案。

ELA功能會(huì)使用設(shè)計(jì)本身占用以外的器件資源。ELA是可參數(shù)化的，因此能夠使用有效的資源。采樣緩沖器深度從每通道0個(gè)采樣到20