隨著ddr存儲技術的發(fā)展，工程師在工作中涉及到ddr的機會也越來越多，更多的公司，包括芯片設計、dimm和系統(tǒng)廠商，正面臨著性能驗證和測試的難題。除了產品互通性問題和信號品質，工程師甚至還需要結合eda設計軟件仿真分析電路信號完整性。

    圖1，在金手指處測得的dqs/dq 電壓波形

    由于ddr自身信號的復雜性，包括差動時脈信號，數十路data strobe（dqs）和data（dq）信號，每一路都有高阻（hi-z）和邏輯高（1）、低（0）三種狀態(tài)（tri-state），再加上五六路控制信號，十幾路地址信號，使得其性能驗證和測試變得極具挑戰(zhàn)性。本文將介紹如何透過安捷倫創(chuàng)新的示波器ddr測試軟件，確認問題產生時對應的具體時間/時序和信號品質，和如何運用安捷倫eesof ads先進設計系統(tǒng)eda，進行電路設計和仿真。

    圖2，(a) hi-z在眼圖中央 　　 (b),hi-z被去掉之后的眼圖

    時序驗證是ddr量測的關鍵之一，也是最困難的部分。在面對高速總線時，眼圖是最常用的信號完整性測試方法，但由于ddr信號本身的獨特性，傳統(tǒng)的『觸發(fā)-堆棧』方式不適用于ddr，導致很多工程師都已經放棄這樣的測試方式。全文刊登在《edn china電子設計技術》網站：www.ednchina.com上。