1 引言

    邊界掃描技術已成為了vlsi和asic測試的重要方法，但是，盡管邊界掃描器件越來越多，非邊界掃描器件仍然大量存在。在復雜電路設計中，vlsi和asic雖然能夠完成電路的許多功能，但并不是所有的邏輯功能都可以集成，相當多的功能仍需要采用分離器件或通用集成電路實現(xiàn)，而它們很少支持邊界掃描。因此，由邊界掃描器件和非邊界掃描器件組裝的非完全bs器件電路板仍將在今后相當長時間內廣泛存在，它們的測試問題已成為板級邊界掃描測試技術需要研究的關鍵問題。隨機存取存儲器（ram）是一種應用極為廣泛的電子元件，但由于成本和結構復雜性的原因，ram的的設計很少包含邊界掃描結構，設計中也無法用其他器件所替代。

    ram可分為動態(tài)（dram）與靜態(tài)（sram）兩種。本文以靜態(tài)sram為研究對象，在定義 sram簇的電路模型和互連故障模型的基礎上，利用"虛擬數(shù)據(jù)通道"測試方法，對多驅動沖突和sram簇的控制線、地址線和數(shù)據(jù)線之間的板級互連故障進行分析和研究，從而提出一種更優(yōu)化的測試向量生成算法，并將此算法運用于測試程序產生測試圖形序列。這些測試圖形序列不僅易于產生，而且有短的測試序列和高的故障覆蓋率。

    2 sram簇板級測試的基本原理

    文獻[1]中提出了一種測試ram的i/o完整性的測試序列：首先寫入走步"1"的測試向量到指定地址000…000，100…000，…，000…010，000… 001，然后從各地址讀回相應寫入的值。文獻[2]則提出了檢測ram數(shù)據(jù)線和地址線的互連故障的測試條件，通過對這些測試條件的合并和對地址、數(shù)據(jù)線互連故障測試的組合，提出了一種新的測試算法。這種算法在文獻[3]中帶有邊界掃描結構的ram簇測試的示例中已有應用。但是，上面所提到的方法都沒有涉及到數(shù)據(jù)線和地址線之間的橋接故障，沒有考慮bsc的多驅動沖突。下面，我們將綜合上述文獻的測試條件和測試矢量的優(yōu)點，研究數(shù)據(jù)線和地址線之間橋接的測試條件，并確定一般性的測試條件和禁止條件，開發(fā)一個完備的sram簇測試矢量算法。這種算法產生的測試矢量具有以下優(yōu)點：

    ① 能夠避免多bsc驅動沖突；

    ② 能夠覆蓋所有可測sram互連故障；

    ③ 測試序列短。

    下面，首先提出sram簇的電路模型和故障模型，然后討論數(shù)據(jù)線、地址線、控制線以及數(shù)據(jù)線和地址線之間的固定（開路）、橋接測試條件和相應的禁止條件，這些禁止條件描述了那些不能被插入到下面所描述的測試條件中去的測試圖形。最后，通過對這些測試條件和禁止條件的重新排列和組合，在綜合分析的基礎上得到測試矢量的具體構成，提出了一種測試算法和相應的測試圖形生成程序。

    2.1 sram簇互連測試的電路模型

    一種典型的sram簇的互連電路模型如圖1所示。它包括：1、地址線（am-1 ,…，a1，a0），可由2態(tài)或3態(tài)bs單元驅動；2、數(shù)據(jù)線（dn -1,…,d1,d0 ），數(shù)據(jù)線為雙向并由雙向bs單元驅動；3、控制信號，包括芯片使能（ce），輸出使能（oe）和寫使能（we），它們由2態(tài)或3態(tài)bs單元驅動。sram簇的每一個互連節(jié)點都可由多個3態(tài)的bs單元來驅動，需注意的是存在這種多驅動的情況下，必須要求任何時刻只能有一個3 態(tài)的bs單元的輸出使能控制端有效，其他不能使能，以避免多驅動沖突。在本文中，我們假設只有一片sram，對于有多個與同一地址總線和數(shù)據(jù)總線相連的存儲器芯片組成的存儲器組件，只需對每一芯片分別進行互連故障測試即可，同時假定sram的內部邏輯無故障。

    在sram簇的互連測試里，存儲器的讀寫操作是通過邊界掃描的"虛擬通道"來實現(xiàn)激勵與采集，運用一組合適的測試圖形序列輸入到邊界掃描單元中去控制地址線、數(shù)據(jù)線和控制線實現(xiàn)讀寫。圖2為sram簇測試時實現(xiàn)一個sram的讀（read）寫（write）周期時序。

    存儲器讀寫信號都由寫使能we控制，we為高電平時進行讀操作，為低電平時進行寫操作。同時規(guī)定地址信號、oe信號與we信號不得同時改變。如圖2所示，t1、t2和t3為一個讀周期，t4、 t5和t6為一個寫周期。

    sram的讀寫操作的測試圖形序列如表1所表示。表中dr表示從sram中讀取的數(shù)據(jù)值，a和d分別表示所寫數(shù)據(jù)單元的地址向量和所寫數(shù)據(jù)向量，x表示任意值。本文正是按照一定的測試算法來產生sram簇的互連測試的測試圖形。這些測試圖形不僅能滿足下面所描述的故障測試條件，而且能滿足