數(shù)據(jù)接收存儲技術(shù)是信號采集處理領(lǐng)域內(nèi)的一個(gè)重要課題。利用這種技術(shù),可以把信號的實(shí)時(shí)采集和精確處理在時(shí)間上分為兩個(gè)階段,有利于獲得令人更滿意的處理結(jié)果。在無線數(shù)傳接收設(shè)備中應(yīng)用數(shù)據(jù)接收存儲方法時(shí),除了要滿足數(shù)據(jù)傳輸速率和差錯(cuò)控制方面的要求外,還需要考慮如何使設(shè)備易于攜帶、接口簡單、使用方便。

    傳統(tǒng)外設(shè)接口技術(shù)不但數(shù)據(jù)傳輸速率較低,獨(dú)占中斷、i/o地址、dma通道等計(jì)算機(jī)系統(tǒng)關(guān)鍵資源,容易造成資源沖突問題,而且使用時(shí)繁雜的安裝配置手續(xù)也給終端用戶帶來了諸多不便。近年來,usb接口技術(shù)迅速發(fā)展,新型計(jì)算機(jī)紛紛對其提供支持。usb2.0是usb技術(shù)發(fā)展的最新成果,利用usb2.0接口技術(shù)開發(fā)計(jì)算機(jī)外設(shè),不但可以借用其差錯(cuò)控制機(jī)制[1][6]減輕開發(fā)人員的負(fù)擔(dān)、獲得高速數(shù)據(jù)傳輸能力(480mb/s),而且可以實(shí)現(xiàn)便捷的機(jī)箱外即插即用特性,方便終端用戶的使用。

    1 無線數(shù)傳接收設(shè)備總體構(gòu)成

    無線數(shù)傳接收設(shè)備是某靶場測量系統(tǒng)的一個(gè)重要組成部分。如圖1所示,該設(shè)備由遙測接收機(jī)、gps接收機(jī)和數(shù)據(jù)轉(zhuǎn)存系統(tǒng)構(gòu)成。遙測接收機(jī)利用天線接收經(jīng)過調(diào)制的無線電波信號,解調(diào)后形成傳輸速率為4mb/s 的rs-422電平差分串行數(shù)據(jù)流。以幀同步字打頭的有效數(shù)據(jù)幀周期性地出現(xiàn)在這些串行數(shù)據(jù)中。數(shù)據(jù)轉(zhuǎn)存系統(tǒng)從中提取出有效的數(shù)據(jù)幀,并在幀同步字后插入利用gps接收機(jī)生成的本地時(shí)間信息,用于記錄該幀數(shù)據(jù)被接收到的時(shí)間,然后送給主機(jī)硬盤保存。

    在無線數(shù)傳接收設(shè)備中,數(shù)據(jù)轉(zhuǎn)存系統(tǒng)是實(shí)現(xiàn)數(shù)據(jù)接收存儲的關(guān)鍵子系統(tǒng)。下面將詳細(xì)介紹該系統(tǒng)的硬件實(shí)現(xiàn)及工作過程。

    2 數(shù)據(jù)轉(zhuǎn)存系統(tǒng)基本構(gòu)成及硬件實(shí)現(xiàn)

    數(shù)據(jù)轉(zhuǎn)存系統(tǒng)主要由fpga模塊、dsp模塊、usb2.0接口芯片構(gòu)成,各個(gè)模塊之間的相互關(guān)系如圖2所示示。圖中,4mb/s的串行數(shù)據(jù)輸入信號sdi已由rs-422差分電平轉(zhuǎn)換為cmos電平。為突出重點(diǎn),不太重要的信號連線未在圖中繪出。下面分別介紹這幾個(gè)模塊的主要功能。

    2.1 fpga模塊實(shí)現(xiàn)及其功能

    fpga模塊在altera公司acex系列的ep1k30ti144-2芯片中實(shí)現(xiàn)。其中主要的功能子模塊有:位同步邏輯、幀同步邏輯、授時(shí)時(shí)鐘和譯碼邏輯。位同步邏輯主要由數(shù)字鎖相環(huán)構(gòu)成,用于從串行數(shù)據(jù)輸入信號sdi中恢復(fù)出位時(shí)鐘信號。幀同步邏輯從位同步邏輯的輸出信號提取幀同步脈沖。兩者為dsp利用其同步串行口接收串行數(shù)據(jù)作好準(zhǔn)備。這樣,利用一對差分信號線就可以接收同步串行數(shù)據(jù),簡化了印制電路板的外部接口。授時(shí)時(shí)鐘在dsp和gps接收機(jī)的協(xié)助下生成精度為0.1ms的授時(shí)信息。譯碼邏輯用于實(shí)現(xiàn)系統(tǒng)互聯(lián)。

    2.2 dsp模塊實(shí)現(xiàn)及其功能

    dsp模塊是數(shù)據(jù)轉(zhuǎn)存系統(tǒng)的主控模塊,在ti公司16位定點(diǎn)dsp芯片tms320f206[4]中實(shí)現(xiàn)。在dsp的外部數(shù)據(jù)空間還配置了32k×16的高速sram,可以緩存80余幀數(shù)據(jù),用于提高系統(tǒng)的差錯(cuò)控制能力。dsp利用同步串行口接收fpga送來的同步串行數(shù)據(jù),利用異步串行口接收gps接收機(jī)送來時(shí)間信息(用于初始化fpga授時(shí)時(shí)鐘),利用外部總線接口訪問fpga授時(shí)時(shí)鐘、外部sram、isp1581的片內(nèi)寄存器�？梢钥闯鰀sp模塊主要用于完成數(shù)據(jù)幀的接收、重組以及轉(zhuǎn)存調(diào)度等任務(wù)。

    2.3 usb2.0接口芯片isp1581

    isp1581芯片是philips-p.htm" target="_blank" title="philips貨源和pdf資料">philips公司推出的高速usb2.0設(shè)備控制器,實(shí)現(xiàn)了usb2.0/1.1物理層、協(xié)議層,完全符合usb2.0規(guī)范,既支持高速(480mb/s)操作,又支持全速(12mb/s)操作。isp1581沒有內(nèi)嵌微處理器,但對微處理器提供了靈活的接口。在上電時(shí),通過配置bus_conf/da0、mode1、mode0/da1引腳電平可以適應(yīng)絕大多數(shù)的微處理器接口類型。例如,通過bus_conf/da0引腳,總線配置可以選擇普通處理器模式(generic processor mode)或分割總線模式(split bus mode);在普通處理器模式下,通過mode0/da1引腳可以選擇讀寫選通為8051風(fēng)格或者motorola風(fēng)格。

    在數(shù)據(jù)轉(zhuǎn)存系統(tǒng)中,isp1581用于處理主機(jī)的高速數(shù)據(jù)傳輸。它工作在普通處理器接口模式下,采用8051風(fēng)格的讀寫選通信號,由dsp芯片tms320f206控制。兩者在選定工作方式下的信號連線如圖3所示,圖中未畫出的信號引腳可以懸空,供電引腳的連接方式在參考資料[2]第46頁有簡明描述。在fpga譯碼邏