MAX7044是基于晶振PLL 的VHF/UHF發(fā)射器芯片，在300 MHz～450 MHz頻率范圍內(nèi)發(fā)射OOK/ASK數(shù)據(jù)，數(shù)據(jù)速率達(dá)到100 kbps，輸出功率+13 dBm(50Ω負(fù)載)，電源電壓+2.1～+3.6 V，電流消耗在2.7 V時(shí)僅7.7 mA。工作溫度范圍一40℃～＋125℃，采用3 mm×3 mm SOT23 - 8封裝。
MAX7033是一個(gè)完全集成的低功耗CMOS超外差接收器芯片，接收頻率范圍在300 MHz～450 MHz的ASK信號。接收器射頻輸入信號范圍從一114 dBm-0dBm。MAX7033芯片內(nèi)部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數(shù)據(jù)信號恢復(fù)等電路。工作電壓+3.3 V或+5.0V，250μs啟動(dòng)時(shí)間，低功耗模式電流消耗<3.5μA，工作溫度-40℃～＋105℃，采用TSSOP-28和薄形QFN-EP* *-32封裝。
MAXT044發(fā)射器芯片與接收器芯片MAX7033配套，適合汽車遙控、無鍵進(jìn)入系統(tǒng)、安防系統(tǒng)、車庫門控制、家庭自動(dòng)化、無線傳感器等應(yīng)用。

1 基于MAX7044的發(fā)射器電路
MAX7044引腳功能如表1所列。

MAX7044芯片內(nèi)部包含功率放大器(PA)、晶體振蕩器(crystal oscillator)、驅(qū)動(dòng)器(driver)、數(shù)據(jù)有效檢測電路(data activity detector)、鎖定檢測電路(10ck detect)、鎖相環(huán)(32x PLL)、分頻器(/16)等電路。
(1)低功耗模式
MAX7044有一個(gè)自動(dòng)的低功耗模式(shutdown mode)控制方式。如果DATA引腳在一個(gè)確定的時(shí)間(等待時(shí)間)內(nèi)沒有動(dòng)作，器件自動(dòng)進(jìn)入低功耗模式。等待時(shí)間大約是216個(gè)時(shí)鐘周期，在315 MHz頻率大約為6.66ms，在433 MHz頻率大約為4.84 ms。進(jìn)入低功耗模式的等待時(shí)間為

式中，fRF是射頻發(fā)射頻率。
當(dāng)器件在低功耗模式時(shí)，在DATA信號的上升沿“熱”啟動(dòng)晶振和PLL，晶振和PLL在數(shù)據(jù)發(fā)射前需要220μs的建立時(shí)間。
(2)鎖相環(huán)PLL
PLL(Phase-Locked Loop)功能塊包含有相位檢波器,充電泵、集成的回路濾波器、VCO、異步時(shí)鐘分頻器、驅(qū)動(dòng)器和晶體振蕩器。除了晶振，PLL不需要其他外部元器件�；鶞�(zhǔn)頻率和載波頻率的關(guān)系為 fXTAL=fRF/32  
在PLL鎖定前，鎖定檢測電路防止功率放大器發(fā)射.另外，如果失去載波頻率，器件將關(guān)閉功率放大器。
(3) 功率放大器
MAX7044的功率放大器(power amplitier)是一個(gè)高效率的、漏極開路、C類放大器，使用合適的輸出匹配網(wǎng)絡(luò)，功率放大器能夠驅(qū)動(dòng)簡單的PCB環(huán)行天線和各種形式的50Ω天線。
在典型應(yīng)用電路中，使用電源電壓+2.7 V，電路輸出電平可達(dá)到+13 dBm，整個(gè)效率可以達(dá)到48％。
(4) 時(shí)鐘緩沖輸出
MAX7044在CLKOUT引腳端提供一個(gè)緩沖的時(shí)鐘輸出(buffered clock output)，可供微控制器等器件使用。CLKOUT的輸出頻率是晶振頻率的1/16。對于315 MHz射頻發(fā)射頻率，使用的晶振頻率是9.843 75 MHz，提供的時(shí)鐘頻率是615.2 kHz。對于433.92 MHz的射頻發(fā)射頻率，使用的晶振頻率為13.56 MHz，提供的時(shí)鐘頻率為847.5 kHz。當(dāng)器件在低功耗模式時(shí)，時(shí)鐘輸出無效。數(shù)
據(jù)發(fā)射時(shí)，在220μs時(shí)間之后，時(shí)鐘輸出穩(wěn)定。一個(gè)MAX7044的典型應(yīng)用電路如圖1所示。

2  基于MAX7033的接收器電路

MAX7033引腳功能如表2所列。

MAX7033芯片內(nèi)部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數(shù)據(jù)信號恢復(fù)等電路。
(1)電壓調(diào)節(jié)器
使用單3.0～3.6 V電源電壓，直接連接AVDD、DVDD和VDD5到電源電壓。使用單4.5～5.5 V電源電壓，連接VDD5到電源電壓。片上的電壓調(diào)節(jié)器(voltage regulator)產(chǎn)生AVDD引腳端需要的3.2 V電壓。DVDD和AVDD兩個(gè)引腳端必須連接在一起，盡可能地靠近DVDD和AVDD引腳端連接1個(gè)0.01 μF的旁路電容到地(AGND)。
(2)低噪聲放大器LNA
LNA(Low-Noise Amplifier)是一個(gè)nMOS的共基共射放大器，需要使用片外的電感，具有3.0 dB的噪聲系數(shù)和一12 dBm的IIP3。增益和噪聲系數(shù)與在天線與LNA輸入端之間的匹配網(wǎng)絡(luò)和在LNA輸出與混頻器之間的LC諧振網(wǎng)絡(luò)有關(guān)。需要從LNASRC引腳端連接一個(gè)電感到地(AGND)。這個(gè)電感設(shè)置在LNAIN引腳端的輸入阻抗的實(shí)部，可以實(shí)現(xiàn)更多靈活的阻抗匹配，如使用PCB導(dǎo)線得到天線形式。對于50 Ω的輸入阻抗，這個(gè)電感值為15 nH。注意這個(gè)電感值會(huì)受PCB導(dǎo)線長度的影響。

LC諧振濾波器連接到LNAOUT引腳端，由L3和C2組成(見典型應(yīng)用電路)。選擇L3和C2，諧振在要求的射頻輸入頻率。諧振頻率由