許多物理設(shè)計問題在結(jié)構(gòu)化asic的片設(shè)計中已經(jīng)得到解決，因此后端版圖設(shè)計的時間可以大大縮短，從而導(dǎo)致更快的驗證確認和原型提供。不過asic片具有預(yù)定義的結(jié)構(gòu)，因此設(shè)計師必須合理安排芯片資源才能獲得理想的性能。

　　fpga是asic的另外一個替代品，它們一般基于查找表和可配置的邏輯單元。與相應(yīng)的asic技術(shù)相比，fpga的面積效率較低，功耗較大。當年產(chǎn)量超過5000片時，使用結(jié)構(gòu)化asic通常具有更好的性價比。當然，fpga在許多應(yīng)用領(lǐng)域中仍是理想的原型設(shè)計工具，可以提供快速周轉(zhuǎn)和較低的前端成本。

　　如果采用fpga做設(shè)計原型，那么規(guī)劃好向所選結(jié)構(gòu)化asic的移植非常重要。最好是盡早采用fpga和asic庫做協(xié)同開發(fā)。不過即使不這樣做，少許的規(guī)劃努力也能使移植工作更加順利。

　　建議

　　采用可以避免失配的綜合工具策略。通常設(shè)計師可以使用他們選擇的前端環(huán)境將設(shè)計轉(zhuǎn)換成供應(yīng)商網(wǎng)表或寄存器轉(zhuǎn)移級的hdl描述；但fpga綜合和asic綜合很可能使用不同的工具或同一工具的不同版本。利用代碼檢查器和‘最小公分母 i編程風(fēng)格可以避免結(jié)果的失配。這樣也可確保不同的工具不會對rtl代碼作出不同的解釋。

　　提供時序細節(jié)。asic供應(yīng)商需要這些信息執(zhí)行綜合、時序為主導(dǎo)的版圖和后版圖靜態(tài)時序分析。精確的系統(tǒng)時鐘信息和i/o系統(tǒng)時序預(yù)算，以及fpga綜合腳本上的任何錯誤/多循環(huán)路徑信息都有助于加快版圖設(shè)計速度。
盡早與asic提供商討論可測性設(shè)計要求。雖然測試電路不需要納入fpga原型中，但asic中不可測試的電路將降低器件的故障覆蓋率，并有可能使故障元件通過測試儀器的測試。一些asic供應(yīng)商在nre中包含了測試插入和自動測試程序產(chǎn)生費用；但仍可能要求專門的功能復(fù)用性測試引腳和額外的測試電路。

　　增加復(fù)位和初始化邏輯。即使fpga不需要，但增加復(fù)位和初始化邏輯能使在完整原型上使用的測試向量產(chǎn)生與仿真相同的結(jié)果。

　　盡早決定封裝類型和引腳輸出。結(jié)構(gòu)化asic供應(yīng)商可以提供各種完全滿足設(shè)計要求、可以節(jié)省成本和電路板面積的封裝，但封裝選擇對fpga來說是有限制的。如果要求與fpga原型保持引腳兼容，那么應(yīng)該盡早與asic供應(yīng)商討論引腳輸出和封裝選擇以滿足設(shè)計要求。

　　圖：對于結(jié)構(gòu)化asic和fpga協(xié)作開發(fā)項目，提前規(guī)劃很重要。

　　避免

　　使用與asic不匹配的原型fpga ram功能。雖然asic ram通常是高度可配置的，不同的ram容量不是問題，但要確保整個ram容量和實例數(shù)量的可用性。異步訪問和不對稱地讀寫具有不同字寬的端口可能無法實現(xiàn)，或要求增加額外的輔助電路和邏輯。

　　選擇asic產(chǎn)品中不能提供的fpga i/o。因此需要檢查asic庫并尋求匹配性。這樣可以避免在原型板上插入asic時發(fā)生奇怪的問題。

　　使用fpga供應(yīng)商提供的私有知識產(chǎn)權(quán)。要堅持使用有信譽的供應(yīng)商提供的很容易用于fpga和asic的可綜合ip。當使用諸如鎖相環(huán)等模擬ip時，要確保目標asic供應(yīng)商可以匹配設(shè)計所要求的頻率產(chǎn)生或降斜率要求。

　　使用長的互連線。雖然后端工具通過緊鄰放置互連電路可以很好地減少互連延時，但結(jié)構(gòu)化asic中的ram位置是固定的，連接裸模頂部的ram和固定在底部與i/o相關(guān)的電路將增加延時。如果有任何重要的時序接口，應(yīng)避免會導(dǎo)致版圖設(shè)計后出現(xiàn)長互連的引腳輸出和ram指配。

　　使用異步邏輯，如果可能的話。你可能無法在結(jié)構(gòu)化asic中再生fpga異步邏輯路徑。