非定長(zhǎng)碼高速實(shí)時(shí)拼接專用集成電路的研制

關(guān)鍵詞：非定長(zhǎng)碼 并行處理 實(shí)時(shí) 大規(guī)模集成電路 系統(tǒng)結(jié)構(gòu) 現(xiàn)場(chǎng)可編程門陣列

在數(shù)字圖像、視頻、語(yǔ)音等數(shù)據(jù)壓縮應(yīng)用中，經(jīng)常使用熵編碼，例如Huffman編碼、RICE編碼、算術(shù)編碼等。而這些二進(jìn)制的編碼數(shù)據(jù)在表示中僅有若干位（即碼字長(zhǎng)度）有效數(shù)字（碼字），這就要求去除冗余字位，把碼字按其長(zhǎng)度依次連接，形成緊湊的定長(zhǎng)字，經(jīng)緩存后按恒定碼速率輸出。

1 碼字拼接功能描述

圖1為數(shù)字圖像壓縮流程示意圖。數(shù)據(jù)經(jīng)壓縮與熵編碼后，碼字長(zhǎng)度不定，最短的碼字只有1位，最長(zhǎng)的碼字需用16位表示，這些碼字包含在位寬為16的輸出數(shù)據(jù)中，如圖2所示。

M[15:0]為熵編碼輸出數(shù)據(jù)，M[15:n]中存放碼字，其中n等于15、14、13....2、1、0。由于每個(gè)輸出數(shù)據(jù)中僅有碼字長(zhǎng)度個(gè)有效字位，這就要求去除熵編碼輸出數(shù)據(jù)中的冗余字位M[n-1:0]，把這些有效的不定長(zhǎng)的碼字M[15:n]拼接湊整，形成定長(zhǎng)字。如兩個(gè)碼字A和B長(zhǎng)度分別為10和6，用熵編碼輸出數(shù)據(jù)M1[15:6]和M2[15:10]表示，這兩個(gè)碼字的拼接結(jié)果為Q[15:0]，則Q[15:6]存儲(chǔ)M1[15:6]，Q[5:0]存儲(chǔ)M2[15:10]，即兩個(gè)碼字A、B拼接湊整為一個(gè)定長(zhǎng)字Q[15:0]，如圖3所示。

碼字拼接器就是為完成這一功能而設(shè)計(jì)的，它去除了原數(shù)據(jù)中的冗余信息，從而減少數(shù)據(jù)量，節(jié)省存儲(chǔ)空間、降低對(duì)傳輸信道的帶寬要求。在實(shí)際應(yīng)用中，壓縮與熵編碼功能單元（如圖1所示）在每個(gè)時(shí)鐘周期輸出一個(gè)熵編碼數(shù)據(jù)，為保證實(shí)時(shí)性，要求碼字拼接器能于每個(gè)時(shí)鐘周期內(nèi)完成一次拼接操作，并且每湊足16位，輸出定長(zhǎng)字。以上功能的VerilogHDL行為描述如下（該描述不可綜合）：

module Connector (clock,co