來源：日經(jīng)BP社

上周，在法國南部尼斯市舉行的“DATE2007（Design,AutomationandTestinEurope2007”的學(xué)術(shù)分會上，關(guān)于測試及故障診斷的精彩演講接連不斷。其中，以測試范疇的熱門話題“2020年集成有350億個晶體管的（芯片）能否測試？”為題，舉辦了特別研討會。

該研討會（Session7.1）上，西班牙加泰羅尼亞科技大學(xué)、美國英特爾以及美國Synopsys發(fā)表了演講。目前，尖端SoC中一般都集成有模擬電路、RF電路、多個處理器內(nèi)核以及數(shù)十個存儲器，其規(guī)模已達到5億晶體管。而目前的現(xiàn)狀是：這種SoC已經(jīng)難以進行測試。但是，芯片的集成度今后肯定會越來越高，那么十幾年后出現(xiàn)的、集成有幾百億個晶體管的SoC將如何進行測試呢？

2020年工藝技術(shù)估計將達到如下水平：晶體管柵長6nm、柵氧化膜厚0.5nm、電源電壓0.5V。屆時將出現(xiàn)很多課題，比如耗電量、熱量、噪音、工藝誤差、邏輯電路部分的軟誤差(SoftError)以及長時間使用后的元件老化等問題。

這樣一來，僅*制造時的測試已經(jīng)不能保證質(zhì)量，需要實現(xiàn)系統(tǒng)工作時的動態(tài)自我測試以及可重組的電路架構(gòu)。因此，今后可測試性設(shè)計(DFT)與通常的邏輯設(shè)計將融為一體。同時，特別研討會中還指出，在設(shè)計和制造兩方面，測試都有望發(fā)揮重要作用。

關(guān)于故障診斷，Session4.3的2個演講備受關(guān)注，二者都是關(guān)于掃描鏈診斷的。LSI的掃描測試方面，首先對掃描鏈?zhǔn)欠裾_運行進行確認(rèn)，然后對邏輯電路內(nèi)的各柵極進行測試。當(dāng)掃描觸發(fā)器出現(xiàn)異常時，掃描測試將無法進行，發(fā)生異常的位置也無法確定。而多掃描鏈可以利用正常掃描鏈來確定異常掃描鏈的異常觸發(fā)器的位置。

上述2個演講中，一個由美國明導(dǎo)國際發(fā)表，介紹了將掃描鏈的診斷速度提高至10～20倍的方法。該方法通過采用基于5大定律的動態(tài)學(xué)習(xí)（DynamicLearning），在疑似位置插入故障以大幅減少模擬次數(shù)而實現(xiàn)。

另一個是科威特大學(xué)與美國高通共同進行的技術(shù)發(fā)表，內(nèi)容涉及掃描鏈保持錯誤（HoldError）的故障診斷。該技術(shù)可確定錯誤的位置，即使存在保持錯誤也可進行測試生成，以進行測試，故障檢測率幾乎不會下降。