浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術(shù)資料 » 其它綜合

Cadence推出面向PCB的約束驅(qū)動HDI設(shè)計

發(fā)布時間:2008/8/20 0:00:00 訪問次數(shù):547

  cadence設(shè)計系統(tǒng)公司公布了對cadence® allegro® 以及orcad® 系列產(chǎn)品的一次全方位的改良,目標是通過新特點和新功能來提高性能與效率。作為cadence spb 16.2產(chǎn)品發(fā)布的一部分,這種新技術(shù)有助于為pcb設(shè)計提供更短、更具可預(yù)測性的設(shè)計周期。對于使用高密度互連(hdi)的設(shè)計師來說,該技術(shù)實現(xiàn)了重大改進,它對于高端消費電子市場的客戶價值尤其明顯,同時也適合計算技術(shù)、網(wǎng)絡(luò)技術(shù)等領(lǐng)域,這些領(lǐng)域的用戶一直在尋找一種約束驅(qū)動的的hdi設(shè)計流程。

  在allegro pcb 中為hdi設(shè)計引入的新技術(shù)包含了新的目標、大量面向微過孔的全新規(guī)則以及改良的過孔轉(zhuǎn)換使用模型,并且對整個pcb設(shè)計流程進行了改動,實現(xiàn)全面的約束驅(qū)動hdi設(shè)計流程。為了提高協(xié)同設(shè)計效率,設(shè)計分割也經(jīng)過了改良,加入了新功能,可以將設(shè)計進行橫向分割,并添加了軟邊界,讓用戶更高效地并行工作,進一步縮短了設(shè)計周期。

  “nvidia設(shè)計需要一個能夠提供強大約束驅(qū)動的pcb設(shè)計流程的pcb設(shè)計解決方案,”nvidia系統(tǒng)設(shè)計部高級經(jīng)理greg bodi說,“擁有約束驅(qū)動流程驅(qū)動的hdi功能對我們而言,是非常必要的,這樣才能滿足我們迅速上市的目標。通過allegro pcb 16.2版本對hdi設(shè)計的大幅強化,我們預(yù)計,在設(shè)計中可以將pcb布局設(shè)計周期時間最多縮短了25%!

  使用allegro pcb si,用戶可以迅速而精確地模擬和確認ber匹配性,使用全新的高級眼圖掩模功能、新的全波電磁場仿真器,客戶可以縮短他們的上市時間,并為存在高頻信號的設(shè)計降低開發(fā)成本,例如pci express 2.0、sata ii、sas ii等。此外,allegro pcb si還為可互操作性、多供應(yīng)商的ibis 5.0 ami兼容型模型提供了仿真支持。

  “bga引腳間距的不斷縮小,迫使很多市場領(lǐng)域的客戶在他們的設(shè)計中使用高密度互連,”cadence產(chǎn)品營銷部主管steve kamin說,“cadence在約束驅(qū)動的pcb設(shè)計流程方面已經(jīng)有多年的豐富經(jīng)驗,但客戶還需要hdi功能。通過spb 16.2版本的重大改良,如今cadence可以同時提供了兩種功能,我們的一些客戶已經(jīng)看到了我們約束驅(qū)動的hdi設(shè)計流程的好處。這些改進,再加上其它的眾多優(yōu)勢,使其成為對pcb設(shè)計師而言非常重要的版本。”

  通過這個新版本中引入的group editing 和snap功能,用戶能夠快捷、準確地實現(xiàn)rf電路的復(fù)用、修改和定位。使用新增加的布局驅(qū)動rf pcb設(shè)計能力,用戶可以不再需要為添加到布局中的rf電路元件手動更新原理圖。結(jié)合經(jīng)改良的雙向集成與agilent的ads環(huán)境,allegro pcb rf讓用戶可以縮短創(chuàng)建混合信號數(shù)字-模擬-rf設(shè)計的時間。

  spb 16.0版本在改良allegro和orcad pcb編輯器的易用性方面,進行了大量的投入。此次更新版本繼續(xù)強調(diào)改進allegro系列所有產(chǎn)品的易用性,無論是前端的設(shè)計創(chuàng)建工具,還是后端的pcb布局工具。

  orcad capture提高了生產(chǎn)力和可用性,包含了一種更新的圖形用戶界面,改良了搜索功能,并且有設(shè)計內(nèi)fpgas的新功能。全新的fpga設(shè)計內(nèi)功能包括有創(chuàng)建分割符號、為領(lǐng)先的fpga供應(yīng)商工具導(dǎo)入和導(dǎo)出fpga引腳分配、以及改進易用性讓fpgas支持eco工藝。

  最后,工程師可以為設(shè)計中重要的高速網(wǎng)絡(luò)指定和嵌入物理與定距約束,提高一次性成功的可能性,同時避免了過去依靠口頭、電子郵件與電子數(shù)據(jù)表的易于出錯的交流方式。這樣可以幫助縮短設(shè)計周期,消除硬件設(shè)計師與pcb布局設(shè)計師之間不必要的迭代。

  歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)



  cadence設(shè)計系統(tǒng)公司公布了對cadence® allegro® 以及orcad® 系列產(chǎn)品的一次全方位的改良,目標是通過新特點和新功能來提高性能與效率。作為cadence spb 16.2產(chǎn)品發(fā)布的一部分,這種新技術(shù)有助于為pcb設(shè)計提供更短、更具可預(yù)測性的設(shè)計周期。對于使用高密度互連(hdi)的設(shè)計師來說,該技術(shù)實現(xiàn)了重大改進,它對于高端消費電子市場的客戶價值尤其明顯,同時也適合計算技術(shù)、網(wǎng)絡(luò)技術(shù)等領(lǐng)域,這些領(lǐng)域的用戶一直在尋找一種約束驅(qū)動的的hdi設(shè)計流程。

  在allegro pcb 中為hdi設(shè)計引入的新技術(shù)包含了新的目標、大量面向微過孔的全新規(guī)則以及改良的過孔轉(zhuǎn)換使用模型,并且對整個pcb設(shè)計流程進行了改動,實現(xiàn)全面的約束驅(qū)動hdi設(shè)計流程。為了提高協(xié)同設(shè)計效率,設(shè)計分割也經(jīng)過了改良,加入了新功能,可以將設(shè)計進行橫向分割,并添加了軟邊界,讓用戶更高效地并行工作,進一步縮短了設(shè)計周期。

  “nvidia設(shè)計需要一個能夠提供強大約束驅(qū)動的pcb設(shè)計流程的pcb設(shè)計解決方案,”nvidia系統(tǒng)設(shè)計部高級經(jīng)理greg bodi說,“擁有約束驅(qū)動流程驅(qū)動的hdi功能對我們而言,是非常必要的,這樣才能滿足我們迅速上市的目標。通過allegro pcb 16.2版本對hdi設(shè)計的大幅強化,我們預(yù)計,在設(shè)計中可以將pcb布局設(shè)計周期時間最多縮短了25%!

  使用allegro pcb si,用戶可以迅速而精確地模擬和確認ber匹配性,使用全新的高級眼圖掩模功能、新的全波電磁場仿真器,客戶可以縮短他們的上市時間,并為存在高頻信號的設(shè)計降低開發(fā)成本,例如pci express 2.0、sata ii、sas ii等。此外,allegro pcb si還為可互操作性、多供應(yīng)商的ibis 5.0 ami兼容型模型提供了仿真支持。

  “bga引腳間距的不斷縮小,迫使很多市場領(lǐng)域的客戶在他們的設(shè)計中使用高密度互連,”cadence產(chǎn)品營銷部主管steve kamin說,“cadence在約束驅(qū)動的pcb設(shè)計流程方面已經(jīng)有多年的豐富經(jīng)驗,但客戶還需要hdi功能。通過spb 16.2版本的重大改良,如今cadence可以同時提供了兩種功能,我們的一些客戶已經(jīng)看到了我們約束驅(qū)動的hdi設(shè)計流程的好處。這些改進,再加上其它的眾多優(yōu)勢,使其成為對pcb設(shè)計師而言非常重要的版本!

  通過這個新版本中引入的group editing 和snap功能,用戶能夠快捷、準確地實現(xiàn)rf電路的復(fù)用、修改和定位。使用新增加的布局驅(qū)動rf pcb設(shè)計能力,用戶可以不再需要為添加到布局中的rf電路元件手動更新原理圖。結(jié)合經(jīng)改良的雙向集成與agilent的ads環(huán)境,allegro pcb rf讓用戶可以縮短創(chuàng)建混合信號數(shù)字-模擬-rf設(shè)計的時間。

  spb 16.0版本在改良allegro和orcad pcb編輯器的易用性方面,進行了大量的投入。此次更新版本繼續(xù)強調(diào)改進allegro系列所有產(chǎn)品的易用性,無論是前端的設(shè)計創(chuàng)建工具,還是后端的pcb布局工具。

  orcad capture提高了生產(chǎn)力和可用性,包含了一種更新的圖形用戶界面,改良了搜索功能,并且有設(shè)計內(nèi)fpgas的新功能。全新的fpga設(shè)計內(nèi)功能包括有創(chuàng)建分割符號、為領(lǐng)先的fpga供應(yīng)商工具導(dǎo)入和導(dǎo)出fpga引腳分配、以及改進易用性讓fpgas支持eco工藝。

  最后,工程師可以為設(shè)計中重要的高速網(wǎng)絡(luò)指定和嵌入物理與定距約束,提高一次性成功的可能性,同時避免了過去依靠口頭、電子郵件與電子數(shù)據(jù)表的易于出錯的交流方式。這樣可以幫助縮短設(shè)計周期,消除硬件設(shè)計師與pcb布局設(shè)計師之間不必要的迭代。

  歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)(www.dzsc.com)



相關(guān)IC型號

熱門點擊

 

推薦技術(shù)資料

羅盤誤差及補償
    造成羅盤誤差的主要因素有傳感器誤差、其他磁材料干擾等。... [詳細]
版權(quán)所有:51dzw.COM
深圳服務(wù)熱線:13751165337  13692101218
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司
付款方式


 復(fù)制成功!