摘要：“vcxo” (壓控晶體振蕩器)是由晶體決定振蕩頻率的振蕩器，可用控制電壓在小范圍內(nèi)進(jìn)行頻率調(diào)整。vcxo時(shí)鐘(clk)發(fā)生器已在多種系統(tǒng)中得到應(yīng)用，如數(shù)字電視，數(shù)字音頻，adsl和stb。此應(yīng)用筆記介紹vcxo clk發(fā)生器的結(jié)構(gòu)，關(guān)鍵參數(shù)測(cè)量，pcb設(shè)計(jì)指南，以及對(duì)一個(gè)應(yīng)用于mpeg2和ac-3音頻設(shè)備的vcxo clk發(fā)生器max9485的測(cè)試結(jié)果。

　　vcxo clk發(fā)生器的結(jié)構(gòu)和應(yīng)用

　　“vcxo”，即壓控晶體振蕩器，其振蕩頻率由晶體決定，但可用控制電壓在小范圍內(nèi)對(duì)頻率進(jìn)行調(diào)整，控制電壓范圍一般為0v至2v或0v至3v。vcxo的調(diào)諧范圍為±100ppm至±200ppm。圖1為一個(gè)典型vcxo clk發(fā)生器的結(jié)構(gòu)和晶振電路模型。

　　圖1. 典型vcxo clk發(fā)生器的結(jié)構(gòu)圖

　　變?nèi)荻䴓O管cv1和cv2的容值變化會(huì)影響到晶振模型，從而改變振蕩頻率。兩個(gè)外接并聯(lián)電容cs1和cs2用來(lái)調(diào)整諧振范圍和中心頻率的偏移。按照?qǐng)D1所示的晶振電路，諧振頻率可用下式表示：

　　其中cl是由cv1，2和cs1，2決定的等效負(fù)載電容�？蓽�(zhǔn)確地表示為：cl = (cv1+cs1) || (cv2 + cs2)。取一階近似并考慮到c1 << c0和cl，可得到fc的頻率增量。

　　圖2為cs1 = cs2時(shí)，fc隨cs1值變化的典型曲線圖。

　　圖2. vcxo頻率與并聯(lián)電容cs1 (cs1=cs2)

　　利用這一微調(diào)特性，可使用vcxo和pll構(gòu)成一個(gè)具有微調(diào)特性的clk發(fā)生器。

　　vcxo clk已經(jīng)在多種系統(tǒng)中得到應(yīng)用，如數(shù)字電視，數(shù)字音頻，adsl和stb。maxim的max9485就是這樣一款clk發(fā)生器芯片，專(zhuān)為mpeg-2和杜比數(shù)字音頻(ac-3)應(yīng)用設(shè)計(jì)[1]，它幾乎可以提供數(shù)字音頻到模擬轉(zhuǎn)換所采用的所有頻率，支持從12khz到96khz的采樣頻率。 maxim還為其它應(yīng)用設(shè)計(jì)了各種vcxo clk發(fā)生器。

　　vcxo clk發(fā)生器的關(guān)鍵參數(shù)

　　有許多參數(shù)用來(lái)描述vcxo clk發(fā)生器。其中最重要的是調(diào)諧電壓范圍、中心頻率、牽引范圍以及時(shí)鐘輸出抖動(dòng)。

　　調(diào)諧電壓范圍為vcxo控制電壓的變化范圍，此電壓控制變?nèi)荻䴓O管的電容。通常為0v至2v或3v。中心頻率為vcxo輸出頻率范圍的中點(diǎn)。牽引范圍為變化頻率(增大或減少)與中心頻率的比值。此比值一般用ppm表示(百萬(wàn)分之一)，代表vcxo的相對(duì)頻率牽引范圍。通常牽引范圍大約為100ppm至200ppm，取決于vcxo的結(jié)構(gòu)和所選擇的晶體。

　　時(shí)鐘抖動(dòng)是clk發(fā)生器的一個(gè)重要參數(shù)，有多種關(guān)于抖動(dòng)的定義。兩個(gè)最常用的抖動(dòng)參數(shù)稱(chēng)為“周期”抖動(dòng)和“周期間”抖動(dòng)，我們將在第四節(jié)詳細(xì)討論這些問(wèn)題。抖動(dòng)取決于clk發(fā)生器的結(jié)構(gòu)，芯片之間會(huì)有差異，不同的應(yīng)用對(duì)抖動(dòng)的要求也不相同。

　　晶體選擇和電路板設(shè)計(jì)

　　晶體的選擇和pcb布局會(huì)對(duì)vcxo clk發(fā)生器的性能參數(shù)產(chǎn)生一定的影響。選擇晶體時(shí)，除了頻率、封裝、精度和工作溫度范圍，在vcxo應(yīng)用中還應(yīng)注意等效串聯(lián)電阻和負(fù)載電容。串聯(lián)電阻導(dǎo)致晶體的功耗增大。阻值越低，振蕩器越容易起振。負(fù)載電容是晶體的一個(gè)重要參數(shù)，首先，它決定了晶體的諧振頻率。一般晶體的標(biāo)稱(chēng)頻率指的是其并聯(lián)指定負(fù)載電容后的諧振頻率。應(yīng)當(dāng)指出，此處的標(biāo)稱(chēng)頻率是當(dāng)cl等于指定負(fù)載電容時(shí)利用公式(1)計(jì)算出的值，但不是利用計(jì)算出的值1/(2 π √l1c1)。因此，vcxo的調(diào)諧范圍與cl的值緊密相關(guān)。當(dāng)負(fù)載電容值較小時(shí)，vcxo的調(diào)諧范圍限制在上端；同樣，電容值較大時(shí)，調(diào)諧范圍將限制在下端。負(fù)載電容的適當(dāng)取值取決于vcxo的特性。例如，max9485設(shè)計(jì)中，為了均衡調(diào)諧范圍、調(diào)諧曲線中點(diǎn)、同時(shí)簡(jiǎn)化電路板設(shè)計(jì)，我們選擇ecliptek (ecx-5527-27) [2]具有14pf負(fù)載電容的27mhz晶體。使用這樣的晶體時(shí)，max9485具有±200ppm的牽引范圍，見(jiàn)圖3。應(yīng)該指出，封裝會(huì)導(dǎo)致晶體牽引范圍的差異。一般金屬殼封裝比表貼器件(smd)的牽引范圍更大。但是最近daishinku corp. [5]生產(chǎn)的一款新smd晶體可達(dá)到與金屬殼晶體近似的牽引范圍。我們測(cè)試了這款smd晶體(dsx530ga)，發(fā)現(xiàn)外接兩個(gè)4pf的并聯(lián)電容時(shí)可以實(shí)現(xiàn)±200ppm頻率牽引范圍，見(jiàn)圖4。

　　圖3.

　　圖4.

　　為了限制vcxo的調(diào)諧范圍，可通過(guò)改變外部并聯(lián)電容設(shè)置向上的調(diào)節(jié)范圍。并聯(lián)電容取值范圍為4ps至7ps，取決于電路板寄生電容。另一方面，向下的調(diào)節(jié)范圍取決于內(nèi)部變?nèi)荻䴓O管值，不能由外部改變。為了降低寄生電容對(duì)向上頻率調(diào)節(jié)范圍的影響，在電路板布局中應(yīng)盡可能的減少晶體引腳對(duì)地的寄生電容，保證引腳與地層和電源層之間的清潔。詳細(xì)的電路板布局，請(qǐng)參考max9485評(píng)估板[4]。