1 引言

　　隨著電力電子技術(shù)和計(jì)算機(jī)控制技術(shù)的發(fā)展，電力電子裝置的功能日益完善，系統(tǒng)設(shè)計(jì)越來(lái)越復(fù)雜，這就要求其控制器具有優(yōu)良的控制性能和高速的工作頻率，于是電力電子工程師越來(lái)越多的面臨高速電路的設(shè)計(jì)。而在高速電路系統(tǒng)中，過(guò)高的系統(tǒng)工作頻率將產(chǎn)生傳輸線效應(yīng)和信號(hào)完整性問(wèn)題，使得基于傳統(tǒng)方法設(shè)計(jì)的印刷電路板(pcb)達(dá)不到系統(tǒng)可靠性要求。

　　此外，電力電子裝置采用的多是功率器件，不僅容量大而且工作頻率高，使得控制器的工作環(huán)境異常惡劣、干擾問(wèn)題日益突出。在惡劣的電磁環(huán)境中，很難保證高速電路不產(chǎn)生電磁輻射或不受外界的電磁干擾。因此，控制器pcb的設(shè)計(jì)是否合理直接關(guān)系到整個(gè)系統(tǒng)的可靠性和穩(wěn)定性。本文針對(duì)采用高速dsp-tms320f2812的電力電子控制器系統(tǒng)，論述了高速電路pcb板的可靠性設(shè)計(jì)方法。

2 高速電路與電磁兼容

　　通常認(rèn)為，數(shù)字邏輯電路的頻率達(dá)到或超過(guò)45mhz～50mhz，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的分量， 就稱為高速電路。然而，實(shí)際上是信號(hào)快速變化的邊沿引發(fā)了信號(hào)傳輸?shù)姆穷A(yù)期效果，通常約定如果線傳播延時(shí)大于數(shù)字信號(hào)驅(qū)動(dòng)端上升時(shí)間的一半，則認(rèn)為此類信號(hào)是高速信號(hào)，并產(chǎn)生傳輸線效應(yīng)。因此，當(dāng)脈沖信號(hào)邊沿足夠陡時(shí)，即使是10khz的頻率也足以產(chǎn)生傳輸線效應(yīng)，同樣屬于高速信號(hào)。

　　電磁兼容性是指電氣和電子系統(tǒng)、設(shè)備和裝置，在設(shè)定的電磁環(huán)境中， 在規(guī)定的安全界限內(nèi)以設(shè)計(jì)的等級(jí)或性能運(yùn)行，而不會(huì)由于電磁干擾引起損壞或不可接受的性能惡化的能力。如果在一個(gè)電路系統(tǒng)中各電路模塊之間能和諧、正常的工作而不致相互發(fā)生電磁干擾造成性能改變或無(wú)法工作， 稱這個(gè)電路系統(tǒng)是相互兼容的。為使系統(tǒng)達(dá)到電磁兼容，要求每個(gè)電路模塊盡量不產(chǎn)生電磁輻射，同叫又具有一定的抗電磁干擾的能力，以使系統(tǒng)達(dá)到相對(duì)的完全兼容。

3 高速電路電磁兼容性設(shè)計(jì)

3.1 高速pcb的疊層設(shè)計(jì)

　　高速印刷電路板沒(méi)計(jì)中，關(guān)鍵是要進(jìn)行pcb疊層設(shè)計(jì)以對(duì)電路板信號(hào)線進(jìn)行阻抗控制。在疊層設(shè)計(jì)中需要考慮的最基本內(nèi)容包括電源層、地層和高速信號(hào)層的分布。電路板的層數(shù)越多，高速信號(hào)層、地層、電源層的排列組合的種類也就越多。在選用時(shí)需要把握電源層和地層之間具有良好耦合的原則，以盡可能的降低二者之間的阻抗并增大電源層和地層的諧振頻率。在電力電子控制器dsp系統(tǒng)的pcb設(shè)計(jì)中采用的是四層的疊層設(shè)計(jì)，下面就以四層為例進(jìn)行說(shuō)明。

　　對(duì)于一塊2mm厚50ω線路阻抗控制的四層板，其常用的兩種疊層設(shè)計(jì)方式如圖3—1所示(兩方式距離離參數(shù)相同)。為保證電源和地之間具有良好的耦合，如果大部分的高速信號(hào)在top 層走線，應(yīng)選用方式一；如果大部分的高速信號(hào)在bottom層走線，應(yīng)選用方式二。

3.2 pcb走線的拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)

　　解決傳輸線效應(yīng)的方法之一是正確選擇布線路徑和終端拓?fù)浣Y(jié)構(gòu)。最基本的拓?fù)浣Y(jié)構(gòu)有兩種：菊花鏈?zhǔn)浇Y(jié)構(gòu)和星形結(jié)構(gòu)。在實(shí)際的設(shè)計(jì)的過(guò)程中，很難做到完全的這兩種結(jié)構(gòu)，結(jié)構(gòu)上對(duì)稱是拓?fù)湓O(shè)計(jì)的必要條件。對(duì)于菊花鏈布線， 在控制走線的高次諧波干擾方面效果最好， 但是這種走線方式布通率最低，并且不同信號(hào)接收端對(duì)信號(hào)的接收是不同步的。對(duì)于星形布線可以有效避免時(shí)鐘信號(hào)的不同步問(wèn)題。

3.3 高速信號(hào)布線技巧

　　(1)控制關(guān)鍵信號(hào)線的走線長(zhǎng)度

　　在設(shè)計(jì)有高速跳變邊沿的信號(hào)線時(shí)，為避免pcb 板上的傳輸線效應(yīng)，高速信號(hào)線的長(zhǎng)度應(yīng)盡可能的短。對(duì)于采用coms或ttl電路設(shè)計(jì)的系統(tǒng)，工作頻率小于10mhz時(shí)，布線長(zhǎng)度應(yīng)小于700mil，上作頻率在50mhz時(shí)，布線長(zhǎng)度應(yīng)小于150mil；工作頻率超過(guò)75mhz時(shí)，布線長(zhǎng)度應(yīng)在100mil以內(nèi)。超過(guò)這個(gè)標(biāo)準(zhǔn)就會(huì)存在傳輸線效應(yīng)。

　　(2)選擇合理的導(dǎo)線寬度

　　pcb 導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過(guò)它們的電流值決定。當(dāng)銅箔厚度為2mil、寬度為40—60mil時(shí)， 通過(guò)2a的電流溫度低于3℃ 因此導(dǎo)線寬度為60mil可滿足要求。對(duì)于數(shù)字電路，通常選8－12mil導(dǎo)線寬度。當(dāng)然，只要允許還是盡可能用寬線。由于采用了電源層和地層，所以不存存電源線和地線的寬度問(wèn)題。整板范圍一般可以取10mil左右。

　　導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對(duì)于數(shù)字電路，在工藝允許的情況下，可使間距小至5～8mil。印制導(dǎo)線拐彎處一般取圓弧形， 而直角或夾角在高頻電路中會(huì)影響電氣性能 此外，用大面積銅箔時(shí)，選用柵格形狀。

　　(3)交叉干擾及傳輸線間串?dāng)_的抑制

　　高速信號(hào)線近距離平行走線時(shí)，會(huì)引入“交叉干擾” 在同一層內(nèi)， 若無(wú)法避免平行走線，可在平行信號(hào)線的鄰層放置大面積的“地” 來(lái)減少干擾。設(shè)計(jì)中選用疊層設(shè)計(jì)方式一，在走線層的鄰層恰是地層。在相鄰層間，走線必須遵循橫平豎垂的走線原則，否則會(huì)造成線間的串