PCB設(shè)計技巧常見問題分析
發(fā)布時間:2008/9/2 0:00:00 訪問次數(shù):373
1、如何選擇pcb板材?
選擇pcb板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和機構(gòu)這兩部分。通常在設(shè)計非常高速的pcb板子(大于ghz的頻率)時這材質(zhì)問題會比較重要!±,現(xiàn)在常用的fr-4材質(zhì),在幾個ghz的頻率時的介質(zhì)損(dielectric。欤铮螅螅⿻䦟π盘査p 有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(dielectric。悖铮睿螅簦幔睿簦┖徒椤≠|(zhì)損在所設(shè)計的頻率是否合用。
。、如何避免高頻干擾?
避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾,也就是所謂的串?dāng)_ 。ǎ悖颍铮螅螅簦幔欤耄?捎美蟾咚傩盘柡湍M信號之間的距離,或加ground。纾酰幔颍洌螅瑁酰睿簟。簦颍幔悖澹蟆≡谀M信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。
3、在高速設(shè)計中,如何解決信號的完整性問題?
信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗 。ǎ铮酰簦穑酰簟。椋恚穑澹洌幔睿悖澹,走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。
。、差分布線方式是如何實現(xiàn)的?
差分對的布線有兩點要注意,一是兩條線的長度要盡量一樣長,另一是兩線的間距(此間距 由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走 在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者。螅椋洌澹猓螅椋洌鍖崿F(xiàn)的方式較多!↑
5、對于只有一個輸出端的時鐘信號線,如何實現(xiàn)差分布線?
要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時 鐘信號是無法使用差分布線的。
6、接收端差分線對之間可否加一匹配電阻?
接收端差分線對間的匹配電阻通常會加, 其值應(yīng)等于差分阻抗的值。這樣信號品質(zhì)會好些。
。贰楹尾罘謱Φ牟季要靠近且平行?
對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫小K^適當(dāng)?shù)目拷且驗檫@間距會影響到差分 阻抗(differential。椋恚穑澹洌幔睿悖澹┑闹, 此值是設(shè)計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠(yuǎn)忽近, 差分阻抗就會不一致, 就會影響信號完整性 (signal。椋睿簦澹纾颍椋簦┘皶r間延遲(timing delay)。
8、如何處理實際布線中的一些理論沖突的問題
1. 基本上, 將模/數(shù)地分割隔離是對的!∫⒁獾氖切盘栕呔盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning。悖酰颍颍澹睿簟。穑幔簦瑁┳兲。
。玻【д袷悄M的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 必須滿足loop gain與phase的規(guī) 范, 而這模擬信號的振蕩規(guī)范很容易受到干擾, 即使加ground。纾酰幔颍洹。簦颍幔悖澹罂赡芤矡o法完全隔離干擾!《译x的太遠(yuǎn), 地平面上的噪聲也會影響正反饋振蕩電路!∷裕∫欢ㄒ獙ⅰ【д窈托酒木嚯x進可能靠近。
。常〈_實高速布線與emi的要求有很多沖突!〉驹瓌t是因emi所加的電阻電容或ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和pcb疊層的技 巧來解決或減少emi的問題, 如高速信號走內(nèi)層。 最后才用電阻電容或ferrite。猓澹幔涞姆绞剑∫越档蛯π盘柕膫。
。、如何解決高速信號的手工布線和自動布線之間的矛盾?
現(xiàn)在較強的布線軟件的自動布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目!「骷遥澹洌峁镜睦@線引擎能力和約束條件的設(shè)定項目有時相差甚遠(yuǎn)!±, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。 這會影響到 自動布線出來的走線方式是否能符合設(shè)計者的想法!×硗, 手動調(diào)整布線的難易也與繞線 引擎的能力有絕對的關(guān)系。 例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對敷銅的推擠能力等等!∷裕∵x擇一個繞線引擎能力強的布線器, 才是解決之道。
。保啊㈥P(guān)于test。悖铮酰穑铮。
test。悖铮酰穑铮钍怯脕硪裕簦洌颉。ǎ簦椋恚濉。洌铮恚幔椋睢。颍澹妫欤澹悖簦铮恚澹簦澹颍y量所生產(chǎn)的pcb板的特性阻抗是 否滿足設(shè)計需求。 一般要控制的阻抗有單根線和差分對兩種情況。 所以,。簦澹螅簟。悖铮酰穑铮钌系淖呔線寬
。、如何選擇pcb板材?
選擇pcb板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和機構(gòu)這兩部分。通常在設(shè)計非常高速的pcb板子(大于ghz的頻率)時這材質(zhì)問題會比較重要。 例如,現(xiàn)在常用的fr-4材質(zhì),在幾個ghz的頻率時的介質(zhì)損(dielectric。欤铮螅螅⿻䦟π盘査p 有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(dielectric。悖铮睿螅簦幔睿簦┖徒椤≠|(zhì)損在所設(shè)計的頻率是否合用。
。、如何避免高頻干擾?
避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾,也就是所謂的串?dāng)_ 。ǎ悖颍铮螅螅簦幔欤耄?捎美蟾咚傩盘柡湍M信號之間的距離,或加ground。纾酰幔颍洌螅瑁酰睿簟。簦颍幔悖澹蟆≡谀M信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。
。、在高速設(shè)計中,如何解決信號的完整性問題?
信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗 。ǎ铮酰簦穑酰簟。椋恚穑澹洌幔睿悖澹,走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。
。础⒉罘植季方式是如何實現(xiàn)的?
差分對的布線有兩點要注意,一是兩條線的長度要盡量一樣長,另一是兩線的間距(此間距 由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走 在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者 side-by-side實現(xiàn)的方式較多!↑
。、對于只有一個輸出端的時鐘信號線,如何實現(xiàn)差分布線?
要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時 鐘信號是無法使用差分布線的。
。、接收端差分線對之間可否加一匹配電阻?
接收端差分線對間的匹配電阻通常會加, 其值應(yīng)等于差分阻抗的值。這樣信號品質(zhì)會好些。
7、為何差分對的布線要靠近且平行?
對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫。所謂適當(dāng)?shù)目拷且驗檫@間距會影響到差分 阻抗(differential。椋恚穑澹洌幔睿悖澹┑闹, 此值是設(shè)計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠(yuǎn)忽近, 差分阻抗就會不一致, 就會影響信號完整性。ǎ螅椋纾睿幔臁。椋睿簦澹纾颍椋簦┘皶r間延遲(timing delay)。
。、如何處理實際布線中的一些理論沖突的問題
1. 基本上, 將模/數(shù)地分割隔離是對的!∫⒁獾氖切盘栕呔盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning。悖酰颍颍澹睿簟。穑幔簦瑁┳兲。
。玻【д袷悄M的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 必須滿足loop。纾幔椋钆cphase的規(guī) 范, 而這模擬信號的振蕩規(guī)范很容易受到干擾, 即使加ground。纾酰幔颍洹。簦颍幔悖澹罂赡芤矡o法完全隔離干擾!《译x的太遠(yuǎn), 地平面上的噪聲也會影響正反饋振蕩電路!∷裕∫欢ㄒ獙ⅰ【д窈托酒木嚯x進可能靠近。
3. 確實高速布線與emi的要求有很多沖突!〉驹瓌t是因emi所加的電阻電容或ferrite。猓澹幔, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和pcb疊層的技 巧來解決或減少emi的問題, 如高速信號走內(nèi)層。 最后才用電阻電容或ferrite。猓澹幔涞姆绞, 以降低對信號的傷害。
。、如何解決高速信號的手工布線和自動布線之間的矛盾?
現(xiàn)在較強的布線軟件的自動布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目!「骷遥澹洌峁镜睦@線引擎能力和約束條件的設(shè)定項目有時相差甚遠(yuǎn)!±, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等!∵@會影響到 自動布線出來的走線方式是否能符合設(shè)計者的想法!×硗, 手動調(diào)整布線的難易也與繞線 引擎的能力有絕對的關(guān)系!±, 走線的推擠能力, 過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。 所以, 選擇一個繞線引擎能力強的布線器, 才是解決之道。
。保啊㈥P(guān)于test。悖铮酰穑铮睢
。簦澹螅簟。悖铮酰穑铮钍怯脕硪裕簦洌颉。ǎ簦椋恚濉。洌铮恚幔椋睢。颍澹妫欤澹悖簦铮恚澹簦澹颍y量所生產(chǎn)的pcb板的特性阻抗是 否滿足設(shè)計需求。 一般要控制的阻抗有單根線和差分對兩種情況。 所以,。簦澹螅簟。悖铮酰穑铮钌系淖呔線寬
上一篇:PCB飛針測試幾個有效的方法
熱門點擊
- 電子管與晶體管收音機音質(zhì)區(qū)別
- PCB飛針測試幾個有效的方法
- 自動電平控制電路概述
- 壓敏電阻器的應(yīng)用原理介紹
- 晶體管CMOS的基本知識
- 怎樣測三極管好壞以及管腳
- MCM元件封裝
- 用數(shù)字電位器實現(xiàn)數(shù)控低通濾波器
- IC卡的種類和特性
- 用VCXO (壓控晶體振蕩器)作為時鐘(CL
推薦技術(shù)資料
- 100A全集成電源模塊R
- Teseo-VIC6A GNSS車用精準(zhǔn)定位
- 高效先進封裝工藝
- 模數(shù)轉(zhuǎn)換器 (Analog-to-Digit
- 集成模數(shù)轉(zhuǎn)換器(ADC)
- 128 通道20 位電流數(shù)字轉(zhuǎn)換器̴
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究