來(lái)源：電子設(shè)計(jì)應(yīng)用  作者：萊迪思半導(dǎo)體公司 Jock Tomlinson

許多系統(tǒng)工程師不僅把PCI視為一種芯片到芯片的連接技術(shù)，還把它應(yīng)用到背板中子板與子板的連接上。

不管是PCI還是專有并行背板連接方案，在業(yè)界都運(yùn)用了許多年。隨著對(duì)系統(tǒng)帶寬的要求不斷增加，并行背板連接面臨著挑戰(zhàn)。帶寬增加使IC廠商和系統(tǒng)工程師不得不使用更寬的數(shù)據(jù)總線(16 -- > 32 --> 64 --> 128位)和更高的頻率(33MHz->  66 MHz -> 133MHz)。此外，高頻、很長(zhǎng)的總線會(huì)產(chǎn)生很多負(fù)面效應(yīng)。因?yàn)閭鬏斁�串?dāng)_，反射和地彈等造成的信號(hào)噪音以及時(shí)沿誤差會(huì)影響大型高速背板的性能。

面對(duì)一系列如3G、10Gb 以太網(wǎng)、OC192，以及類似的高性能新技術(shù)的應(yīng)用，設(shè)計(jì)工程師必須找到高速可靠且低成本的解決方案。于是人們轉(zhuǎn)向存儲(chǔ)領(lǐng)域借鑒可行的方法，即高速串行連接技術(shù)。串行連接用在串行背板上有很多明顯優(yōu)于并行背板的地方。最重要的就是高性能。

串行連接先將并行信號(hào)在“局域”P(pán)CB板一邊輸入，然后把它們轉(zhuǎn)換成串行碼流送給背板(見(jiàn)圖1)。時(shí)鐘信號(hào)在發(fā)送端被調(diào)制在數(shù)據(jù)里，然后在接收端被時(shí)鐘數(shù)據(jù)恢復(fù)線路(CDR)抽取出來(lái)。例如8，10，或者12位的并行數(shù)據(jù)可以進(jìn)入SerDes (并串/串并轉(zhuǎn)換)器件，這個(gè)器件產(chǎn)生含有時(shí)鐘調(diào)制在內(nèi)的串行數(shù)碼流。