dsp48e的計算部分有一個25×18的二進制補碼乘法器，接著是3個48位的數(shù)據(jù)通路多路復用器(x，y和z)，其后是一個3輸入加／減法器或二輸入邏輯運算單元。當使用二輸入邏輯運算單元時，乘法器不能使用。

　　a和b數(shù)據(jù)輸入可選擇是否寄存輸入或選擇寄存一級或兩級，這樣有助于構建多種類型，高度流水化的dsp應用，其他數(shù)據(jù)輸入和控制輸入端可選擇寄存一級輸入。當使用流水寄存器時，dsp48e的運行速率可達550 mhz。

　　加法器／減法器／邏輯運算單元的輸入由上級多路復用器，進位選擇邏輯和乘法器所驅動。方程式(11－1)描述了加法器／減法器的輸出。cin及x的輸出和y的輸出始終相加。設定alumode＝0001可使該和與z的輸出相加或相減：

　　adder／sub out＝(z±(x＋y＋cin))或(－z＋(x＋y＋cin)－1) (11－1)

　　一種典型的使用是a，b輸入乘后與c輸入相加或相減，選擇乘法的功能使x，y多路匐甲器的輸入驅動后級的加法器堿法器，乘法器產生的兩個43位部分積在輸入給加法翱誡法器之前符號fe為48位。

　　當不使用第1級的乘法器時，兩組48位的輸入可實現(xiàn)按位操作的邏輯功能，即and、or、not、nand、nor、xor和xnor。該功能的輸入通過x和z多路復用器選擇，可以是a∶b、c、p或pcin，而y多路復用器的輸出根據(jù)邏輯功能的不同圃定選擇為全1或全0。

　　加法器／減法器或邏輯運算單元可輸出給數(shù)值檢測器，數(shù)值檢測器使dsp48e單元支持收斂舍入，計數(shù)器自動復位和累加器的溢出／下溢／飽和。和邏輯運算單元聯(lián)合使用，數(shù)值檢測器可擴展進行兩個48位數(shù)據(jù)的動態(tài)比較，可實現(xiàn)如a∶b nand c＝＝0，或a∶b (bit－wise logic)c＝＝某特定數(shù)值的功能。

　　如圖所示為dsp48e的功能簡化，7位寬的opmode通過控制x、y和z多路復用器來選擇加法器／減法器和邏輯運算單元的輸入。在所有情況下，乘法器得到的43位部分積通過x和y多路復用器符號擴展為48位輸入給加法器／減法器�；�36位操作數(shù)和48位累加器輸出，“保護位”(即保護不溢出的可用位)的位數(shù)是5，這樣在溢出前可進行的乘累加(macc)次數(shù)為32。為擴展macc操作，需要使用macc-extend特性，該特性允許macc使用兩個dsp48e擴展為96位。如果a端口限定為18位(符號擴展為25)，這樣有12位的“保護位”給macc，和v4的dsp48單元一樣。在執(zhí)行乘操作時，carryout位無效。組合opmode、alumode、carryinsel和carryin可控制加法器／減法器和邏輯運算單元的功能。

　　圖 dsp48e的功能簡化

　　歡迎轉載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）