dsp48e單元的結(jié)構(gòu)如圖1所示．

　　圖 dsp48e單元的結(jié)構(gòu)示意圖

　　(1) 25×18乘泫器．

　　(2)30位寬的a端口入。其中低25位輸人列乘法尜，而整個30位成為內(nèi)部48位寬總線的高30位．該48位總線由a和b兩個端口的輸入拼接而成.

　　(3) 線聯(lián)的a和b輸入端口.

　　在直接輸入和級聯(lián)輸入之間可進行半獨立可選的流水線操作.

　　可支持獨立時鐘的兩線a和b輸入寄存器組.

　　(4)獨立的c輸人端口，c端口有存器有獨立的復(fù)位和時鐘使能．

　　(5) carrycascin和carycascout內(nèi)部級聯(lián)信號支持用兩個dsp48e單元實現(xiàn)累加器/加法器/減法器。

　　(6) multsignin和multsignout內(nèi)部級聯(lián)信號用特定的opmode設(shè)置支持96位macc擴展。

　　(7)在不使用第1級乘法器時simd模式支持3輸入加法／減法。

　　雙24位simd加法／減法／累加，使用2個獨立的carryout信號。

　　四12位simd加法／減法／累加，使用4個獨立的carryout信號。

　　(8)48邏輯單元。

　　按位邏輯運算，兩輸入and、or、not、nand、nor、xor和xnor。

　　通過alumode可動態(tài)選擇邏輯單元模式。

　　(9)特定數(shù)值檢測。

　　支持溢出／下溢。

　　支持收斂舍入。

　　計數(shù)終止檢測及自動復(fù)位。

　　(10)級聯(lián)48位p總線支持內(nèi)部低功耗加法器級聯(lián)位及允許四12位或雙24位simd加法器級聯(lián)。

　　(11)可選的17位右移結(jié)構(gòu)可實現(xiàn)更寬乘法器。

　　(12)動態(tài)可控運算模式，7位opmode控制總線提供x、y和z多路選擇器選擇信號。

　　(13)進位輸入給第2級加法器。

　　支持舍入。

　　支持更寬加／減法。

　　3位carryinsel多路選擇器。

　　(14)進位輸出給第2級加法器。

　　支持更寬加／減法。

　　每個simd加法器可用(多至4個)。

　　級聯(lián)的carrycascout和multsignout允許macc擴展至96位。

　　(15)可選擇的輸入、流水和輸出／累加寄存器。

　　(16)可選擇的控制寄存器。

　　(17)獨立的時鐘使能和復(fù)位，提供更大的靈活性。

　　(18)為節(jié)省功耗，當內(nèi)部乘法器不用時，可用use_mult屬性關(guān)閉內(nèi)部乘法器邏輯。

　　每個dsp48e單元包括一個2輸入乘法器，其后是多路選擇器和3輸入加法器／減法器／累加器。dsp48e的乘法器有非對稱輸入結(jié)構(gòu)，支持18×25的二進制補碼乘法。該乘法器以兩個部分積的形式產(chǎn)生一個43位的二進制補碼結(jié)果，該部分積經(jīng)由x和y多路復(fù)用器符號擴展為48位，然后輸入后級的三輸入加法器。這樣當使用乘法器時，該加法器有效地變?yōu)槎斎氲募臃ㄆ鳌?/p>

　　第2級的加法器／減法器在前級乘法器不用時可接受3個48位的二進制補碼操作數(shù)，產(chǎn)生一個48位的二進制補碼結(jié)果。設(shè)置use mult屬性為none，配合適當?shù)膐pmode設(shè)置可不使用乘法器。在simd模式下，48位加法器／減法器也支持帶carryout位的雙24位或四12位simd算術(shù)運算。在該模式下通過動態(tài)的alumode控制信號，2輸入的48位位邏輯運算也可支持。

　　更高級的dsp功能可以通過級聯(lián)同一列中的dsp48e單元來實現(xiàn)，兩個數(shù)據(jù)路徑(acoutand bcout)和dsp48e的輸出(pcout、multsignout和carrycascout)提供了這種級聯(lián)的能力。例如，fir濾波器設(shè)計可以用級聯(lián)的輸入來安排一系列的輸入數(shù)據(jù)采樣，采用級聯(lián)輸出來安排一系列的部分輸出結(jié)果。由于這種級聯(lián)不使用普通邏輯的走線，所以是一種高性能低功耗的dsp濾波器實現(xiàn)方式。

　　c輸入端口可以形成多組3輸入算術(shù)功能，如3輸入加法、帶單個加法的二輸入乘法。另一個有價值的功能是支持對稱舍入的“逼進零”或“逼進無限”的乘法操作，c輸入端口和特定數(shù)值檢測器一起也支持收斂舍入。

　　對于多精度算術(shù)運算，dsp48e提供17位右移功能。這樣dsp48e產(chǎn)生的一個部分積可以右移調(diào)整后在相鄰的dsp48e中和下一部分積相加，采用該技術(shù)dsp48e可于構(gòu)建更大的乘法器。

　　對于輸入操作數(shù)、中間乘積和累加器輸出的可編程流水處理增加了dsp處理的數(shù)據(jù)吞吐能力，48位的內(nèi)部總線(pcout／pcin)允許在同一列的dsp48e單元級聯(lián)。當不同列的dsp48e需要連接時，則需要利用普通邏輯資源。

　　數(shù)值檢測器位于dsp48e的后端，可支持收斂舍入、溢出／下溢及累加器的終值檢測(計數(shù)器自動復(fù)位)，數(shù)值檢測器也支持在某些位忽略下檢測dsp48e輸出的特定數(shù)值。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）